近日，業內盛傳英偉達（NVIDIA）正在考慮將全新的擁有諸多優勢的 CoWoP（Chip-on-Wafer-on-Platform PCB）作為其下一個封裝解決方案，可能將會率先導入其下一代 Rubin GPU 使用。不過，摩根士丹利的一份報告稱， 雖然英偉達可能正在開發CoWoP技術，但短期內不太可能大規模應用。

目前眾多的HPC芯片和AI芯片的首選先進封裝解決方案是臺積電的CoWoS（Chip?on?Wafer?on?Substrate），這是一種比較成熟的 2.5D 封裝技術，是通過將硅片（例如Logic + HBM）并排貼在一個硅中介層（Si Interposer）上，再焊接到封裝基板（Package Substrate），然后用 BGA 焊球連接到主板。所有 CoWoS 解決方案的中介層面積均在增加，以便整合更多先進芯片和高帶寬存儲器的堆疊，以滿足更高的性能需求。英偉達和AMD等人工智能大廠的AI芯片都有廣泛采用CoWoS先進封裝技術。

根據曝光的一份藍圖顯示，英偉達計劃與供應鏈廠商合作研發導入全新的CoWoP封裝技術，以期替代當前的CoWoS的技術，預計2026年10月將率先在英偉達 GR150（Rubin）GPU平臺上實現。

那么，相比傳統的CoWoS技術來說，CoWoP技術有何不同呢？

簡單來說，CoWoP技術就是“CoWoS減去封裝基板”，即將硅片與硅中介層組合后，直接鍵合在強化設計的主板（Platform PCB）上，省去傳統的封裝基板與BGA步驟，形成“芯片-硅中介層-PCB”的一體化結構，實現了更薄、更輕、更高帶寬的模塊設計，同時充分利用大尺寸PCB產線的高產能與成熟工藝。但是需要指出的是，強化設計的主板需直接承擔高精度信號與電源布線的功能。雖然，“刪減封裝基板”看似容易，但在技術層面上實現則難度相當高。

英偉達企圖再建構護城河，CoWoP帶來七大優勢

供應鏈業者表示，英偉達正計劃通過CoWoP將原本集中于芯片制程的性能瓶頸，轉移至封裝與系統級互連，以此建立新的技術護城河。整體而言，目標就是通過高度系統整合與平臺定義權，主導未來AI芯片的標準。

根據曝光的CoWoP藍圖顯示，CoWoP未來可帶來“七大優勢”，包括：

1、信號完整性（SI）提升：省去一層封裝基板，通過硅中介層實現芯片與PCB的微凸點倒裝互連，信號傳輸路徑更短、更直接，NVLink和HBM通信損耗顯著降低，傳輸距離可延長。

2、電源完整性（PI）強化：在CoWoS等傳統封裝中，電壓調節器（Voltage Regulator，例如為GPU芯片提供穩定供電的電源管理模塊）通常位于PCB主板或封裝基板（Substrate）上，與GPU裸片之間存在較長的供電路徑，這會引入寄生電阻、電容和電感（統稱“寄生參數”），導致供電損耗、電壓波動及響應延遲。而CoWoP架構則可以使得電壓調節器可集成到更靠近GPU裸片的位置，大幅縮短供電路徑，以減少寄生參數，使電壓更穩定，降低噪聲干擾，顯著改善GPU在高負載下的供電效率。

3、散熱性能提升：減少供電損耗意味著更少的熱量產生，結合CoWoP的“無蓋設計”（Lidless），使散熱器可直接接觸GPU裸片，進一步提升散熱效率。

4、降低PCB熱膨脹系數，解決翹曲問題。

5、改善電遷移（Electromigration）。

6、降低ASIC成本與設計復雜度。省去了傳統封裝中昂貴的ABF/BT有機基板和BGA焊球環節，既降低材料成本（無封裝、無蓋子），也簡化了制造流程。

7、支持更彈性的芯片模塊整合方式，邁向無封裝構架長期愿景。

根據業界預計，CoWoP用大尺寸PCB面板替代了單價高昂的ABF基板（傳統基板占封裝成本40%以上），再加上無需BGA焊球、無蓋子，整體可以使得成本降低30%-50%，并且利用成熟的PCB產線可以縮短交付周期。而且，PCB擴產周期僅需6-12個月，遠低于傳統基板的2年，可快速響應AI算力設備爆發需求。

CoWoP帶來的四大挑戰

雖然CoWoP相比CoWoS擁有諸多優勢，但是也帶來了四大挑戰：

1、主板技術門坎大幅提高：Platform PCB必須具備封裝等級的布線密度、平整度與材料控制。PCB在此不僅承擔電連接，還需要通過HDI或MSAP/SAP等工藝在板上形成精細的重分布層（RDL），來保證信號完整性與功率分配。比如，需要再同一板上完成多至12層、30μm級線寬/線距的高速互連，兼具高帶寬、低延遲與設計靈活性。

2、返修與良率壓力劇增，GPU裸晶直接焊接主板，失敗即報廢，制程容錯空間低。

3、系統協同設計更復雜，增加開發成本。

4、技術轉移成本高。

供應鏈認為，CoWoP技術若順利推進，主板轉變為芯片的“最后一層封裝”，不僅能降低整體成本，更將主導AI硬件平臺的定義權。不過也仍有PCB業者認為，目前載板技術相對成熟，價格合理，CoWoP欲取代傳統封裝，仍需時間。

盡管如此，目前曝光的CoWoP技術藍圖數據仍顯示，CoWoP技術已在2025年7月，被列入稱為GB100的內部測試平臺中，預計2026年10月在GR150平臺上，實現CoWoS與CoWoP并行封裝策略。

顯然，這里的GB100、GR150都是英偉達內部工程測試樣品，例如用上一代Grace CPU，搭配Blackwell GPU平臺或新一代的Rubin GPU平臺，進行先進封裝技術的各種研發，并不一定會商品化對外銷售。

業界預計，英偉達將與臺積電、日月光集團旗下的矽品，以及PCB、設備等供應鏈廠商在2025年9月的供應鏈論壇后，將共同研究討論基于CoWoP的450mm×450mm封裝的可行性設計。

大摩“潑冷水”

摩根士丹利最新的研報稱，英偉達的Rubin和Rubin Ultra仍將沿用現有的ABF基板技術，而非轉向CoWoP方案。而且Rubin Ultra的ABF基板相比Rubin規格更大且層數更多，這與CoWoP的技術路徑背道而馳。

摩根士丹利分析師認為，從CoWoS轉向CoWoP在技術上仍面臨重大挑戰，對ABF基板的依賴短期內難以改變。因為，技術轉換的復雜性和供應鏈重組風險使得短期內大規模采用CoWoP并不現實。

比如，CoWoP技術要求PCB（印刷電路板）的線/間距(L/S)縮小至10/10微米以下，這與目前ABF基板的標準相當。當前高密度互連(HDI) PCB的L/S為40/50微米，即使是用于iPhone主板的類基板PCB(SLP)也僅達到20/35微米，要將PCB的L/S從20/35微米縮小到10/10微米以下存在顯著技術難度。

大摩分析師Howard Kao指出，這一技術壁壘是英偉達Rubin Ultra不太可能采用CoWoP的主要原因之一。除了技術的復雜性之外，從CoWoS轉向CoWoP將帶來顯著的良品率風險和相關供應鏈的重組。目前臺積電的CoWoS良品率已接近100%，在如此高的良品率基礎上進行技術切換存在不必要的風險。而且，考慮到目標產品將在一年內進入量產，這種技術轉換在商業邏輯上并不合理。

不過，摩根士丹利表示，盡管短期內不太可能大規模應用，但鑒于CoWoP的技術優勢，不排除英偉達正在并行開發CoWoP技術的可能性，作為當前量產技術的補充，以應對基板翹曲問題、解決特定封裝材料供應緊張或簡化GPU板制造工藝。