數字中頻

　　所謂中頻，顧名思義，是指一種中間頻率的信號形式。中頻是相對于基帶信號和射頻信號來講的，中頻可以有一級或多級，它是基帶和射頻之間過渡的橋梁。

數字中頻" border="0" height="184" hspace="0" src="http://files.chinaaet.com/images/20100816/5a6234b7-2e10-4fb4-9dc9-84ac8548be0f.jpg" width="400" />

　　如圖1所示，中頻部分用數字方式來實現就稱之為數字中頻。數字中頻技術通常包括上下變頻（DUC/DDC）、波峰因子衰減（CFR）和數字預失真（DPD）。

　　DUC/DDC

　　DUC實現了從“復”基帶（Baseband）信號到“實”帶通（Passband）信號的轉換。輸入的復基帶信號采樣率相對較低，通常是數字調制的符號率。基帶信號經過濾波，然后被轉換成一個更高的采樣率，從而調制到NCO的中頻載波頻率。

　　DUC通常需要完成頻譜整型（Pulse shaping），然后調制到中頻載波，以便于經由DAC驅動后面的模擬轉換器。

　　在圖2中，通道濾波器（Channel Filter）完成基帶信號的頻譜整型，通常由FIR實現。插值（Interpolation）部分完成信號采樣率變換和濾波功能，可以采用CIC或者FIR實現。對于一個窄帶信號，如果需要高倍采樣率變換，那么CIC將是非常合適的，無論是在實現性能或是資源節省方面，CIC都將優

于FIR。

　　NCO是一個數控振蕩器，也叫DDS，可以用來產生一對相互正交的正弦和余弦載波信號，與插值（增加采樣率）以后的基帶信號混頻，完成頻譜上搬。

　　與DUC相反，DDC基本上完成了以下幾個工作：
　　1. 頻譜下搬：將ADC送來的數字信號有用頻譜，從中頻搬移到基帶
　　2. 采樣率降低：將頻譜搬移后的數據從ADC的高速采樣率降低到一個合適的采樣速率水平，通過抽取（Decimation）實現。
　　3. 通道濾波：在將I/Q信號送入基帶處理以前，需要再對其進行濾波

　　實際上，數字上下變頻技術應用非常廣泛，其在無線通信、有線電視網絡（Cable Modem）、數字電視廣播（DVB）、醫學成像設備（超聲），以及軍事領域當中，都是不可或缺的功能。

　　CFR

　　目前許多無線通信系統，如WCDMA、WiMAX，其中頻信號通常由多個獨立的基帶信號相加而成。合成的中頻信號有較大的峰均比（Peak-to-Average Ratio），并符合高斯分布。而通常功放（PA）的線性區是有限的，較大PAR的中頻信號對應的PA的工作范圍將被縮小，從而引起PA效率的降低。因此在PA之前減小中頻信號的PAR是非常重要的。波峰因子衰減（CFR）正是用來完成這一功能的，它將有利于保證PA輸出的線性度，降低帶外輻射，提高PA效率。

　　目前，中頻采用的CFR算法有：波峰箝位(Clip)，波峰修整（Peak Windowing）和波峰消減（Peak Cancellation）。其中波峰修整方式的性能和可實現性都較為適中。波峰消減相對于波峰修整有較好的帶外特性,但需消耗更多的FPGA資源。

　　DPD

　　在無線通信系統中，往往需要PA的輸出具有很高的線性度以滿足空中接口標準的苛刻要求，而線性功放又非常昂貴。為了盡可能提升PA的輸出效率和降低成本，必須校正PA的非線性特性，而對PA的輸入信號進行預失真處理是一個不錯的選擇。

　　DPD實現方式分為查找表（LUT）和多項式（Polynomial）兩類。兩種算法的優缺點如表1所示。

　　FPGA實現優勢

　　FPGA實現數字中頻

　　隨著WiMAX/LTE等寬帶無線通信技術的逐漸成熟，對無線設備數字中頻帶寬的要求也越來越高。同時如MIMO等多天線技術日漸廣泛應用，數字中頻的通道數也在迅速增加。

　　對于如此大的運算帶寬需求，許多DSP處理器難以滿足實際應用，而專用芯片（ASSP）又缺乏相應的靈活性。采用FPGA實現數字中頻，能夠很好的協調處理能力和靈活性之間的矛盾。同時Altera公司針對3G/4G等應用開發了大量的數字中頻參考設計和IP，簡化了設計者的開發難度，縮短了設計周期。

　　FPGA器件屬于硬件，它的特點是比較適合速度較高、邏輯關系不復雜的數據通路實現。

　　通過我們對前面DDC和DUC功能的分析，我們發現實現DDC/DUC的模塊和運算主要有CIC/FIR濾波、NCO、插值/抽取、混頻。這些基本上屬于算法簡單、但計算速度較高的處理，非常適合于FPGA的實現。

　　從另一個角度講，FPGA相比DSP處理器的優勢是并行構架。一個DDC/DUC模塊完成以后，只要做簡單的復制，就可以擴展到多路DDC/DUC。同時，一個ADC/DAC器件可以連接多個通道的DDC/DUC，從而可以輕松支持多載波（Multi-carrier）系統。

　　而有時候FPGA內部的資源有限，多路DDC/DUC甚至可以做時分復用，公用一塊DDC/DUC的電路，當然電路工作時鐘也需要提高相應的倍數，只要在該FPGA性能允許范圍以內就可以了。Altera擁有支持包括WCDM A，TD-SCDMA，和WiMAX的參考設計。

　　CFR電路的計算量較大，例如TD-SCDMA，采樣率從61.44MHz～92.16MHz，基于FPGA的并行處理可以輕松完成。

　　多項式DPD分為前向和反向模塊，前向模塊為預失真器，由多個FIR濾波器組成，非常適合硬件FPGA實現，Altera的IP核可以提供完善的FIR支持。反向模塊為特定的收斂算法，如LMS、RLS，Altera都可以提供相應的參考設計。其中，對于RLS，Altera的參考設計采用QR分解方式，縮短了收斂時間，提高了算法的穩定性。

　　Altera提供的資源

　　Altera公司除了在器件設計上考慮了數字中頻應用的實際情況外，也在IP核、控制粘合邏輯、接口邏輯、設計工具和流程，以及參考設計方面做了大量的工作。

　　在FPGA器件資源上，Altera最新的Cyclone和Stratix系列在內嵌存儲器和乘累加模塊方面，無論是數量還是速度都有較大程度的提高。

　　在DSP的IP核組件方面，Altera能提供包括FIR，NCO，CIC，CORDIC等功能組件。為了方便用戶的系統集成，同時還提供了用于這些模塊之間互聯的統一接口

：Avalon Streaming（Avalon-ST）接口。另外，為了多通道的復用和解復用，Altera還設計了Avalon-ST接口的包格式轉換器（Packet Format Converter），用于將輸入的單個或多個Avalon-ST通道與輸出的單個或多個Avalon-ST通道提供時間和空間接口，用于多通道的復用與解復用。

　　在一些需要靈活性的領域，比如DPD，Altera的Nios II嵌入式處理器正好可以發揮功用，例如，在DPD的反饋路徑上，它可以幫助用戶靈活增加自己的插值例程。Nios II嵌入式處理器還可幫助系統做一些數據統計、參數重配以及其它管理工作。

　　在設計驗證工具和流程方面，Altera力推MATLAB/Simulink＋DSP Builder＋Quartus II的一體化設計流程。如圖3所示。

 

　　同時Simulink還可以集成ModelSim和FPGA內嵌邏輯分析儀SignalTap-II來協助用戶做功能仿真、調試。另外，硬件在環（Hardware In Loop）功能方面可以幫助用戶在實際硬件上驗證設計算法，同時也加速了驗證的速度。

　　參考設計

　　WiMAX DUC/DDC

　　Altera的WiMAX DDC/DUC參考設計是基于1024點FFT的OFDM設計的，其工作帶寬是10MHz?；鶐盘柕牟蓸勇适?1.424MSps，也就是符號率（Symbol Rate）。中頻信號的采樣率是91.392MSps。從基帶到中頻，總共需要8倍的采樣率變化。

　　我們前面講過，CIC適合于窄帶高倍變換領域，而這里只需要8倍變換，同時有用信號帶寬是10MHz，因此采用FIR做抽取或插值濾波是更好的選擇。

　　如圖4所示，在功能劃分時，我們考慮實現的資源和效率，將整形濾波和抽取插值濾波分為3個FIR來設計：G(z)負責頻譜整形，通常是根升余弦（RRC）濾波器；Q(z)負責2倍抽取或插值濾波；P(z)負責4倍抽取或插值濾波。

　　為了節省FPGA資源，提高性能，我們將工作頻率最低的G(z)設計成111階FIR，其過渡帶最窄；Q(z)其次，79階；而P(z)只有39階，其工作頻率最高。三個濾波器的組合響應如圖5所示，完全滿足WiMAX所要求的模板（Mask）。

　　在具體FPGA實現上，我們考慮I/Q兩路的濾波特性完全一致，為了節省器件資源，我們將I/Q兩路的三級FIR作復用。請參考圖6。

　　在DDC上，我們首先將91.392MSps的中頻信號通過過采樣（Oversample）變為182.784MSps的連續兩個時鐘周期的相同信號，分別和NCO混頻，經過三級FIR，最終得到兩路11.424MSps的I/Q信號。

　　在DUC上，FIR分別工作在 22.848MSps、45.696MSps和 182.784MSps。最后，將混頻的兩路IQ信號相加，得到一個帶通的實數信號，采樣率為91.392MSps。

　　在多通道的復用/解復用上，我們使用Altera的Avalon-ST包格式轉換模塊（PFC）來做模塊互聯。

　　WiMAX基站中典型的要求為2個發送天線和4個接收天線，而該參考設計也可以支持2個發送天線和4個接收天線的方式。

　　通過對參考設計的仿真驗證，DUC的相對星座誤差（Relative Constellation Error）大大好于規定值。比如，在64QAM 3/4碼率時，測量的RCE為-55.29dB。DDC的接受靈敏度和鄰道抑制（Adjacent Channel Rejection）指標都遠好于所要求的值。

　　Wi MAX CFR

　　WiMAX系統對CFR提出了更高的要求。由于采用了64QAM調制方式，誤差矢量幅度（EVM）要求<3%，對峰均比（PAR）和鄰頻道泄漏比（ACLR）也有更嚴格的要求。Altera的WiMAX CFR方案采用美國喬治亞科技學院的約束鉗位算法（Constrained Clipping），其EVM<3%，PAR削減>5dB，而且信號帶外擴散極小。參考圖7。

　　WiMAX DPD

　　WiMAX的中頻帶寬超過10MHz，同時需要引入LMS/RLS等自適應算法，對整個DPD模塊的DSP處理能力和靈活度提出了很高的要求。采用Altera的“片內處理器NIOS II＋FPGA硬件協處理單元”方式可以很好的滿足設計要求。

　　如圖8所示，前向模塊為預失真器，由多個FIR濾波器組成。在反向鏈路中，我們收集一套64個樣本在“樣本緩存”中，Nios嵌入式處理器可以幫助計算CORDIC的輸入，CORDIC加速器完成QR分解工作。Nios然后進行倒轉代換，更新前向鏈路中FIR濾波器的系數。采用軟處理器NIOS+CORDIC加速器的方式來完成QRD_RLS的

上三角矩陣運算,具有很好的靈活性,我們可以調節CORDIC加速器的數目以提高反向模塊的數據吞吐率。

　　整個DPD參考設計的資源耗費大致為2萬個邏輯單元。

　　TD-SCDMA

　　TD-SCDMA網絡在國內開始大規模鋪設，目前國內廠商基站的數字中頻多采用大廠的專用芯片（ASSP）。對于6～8天線的應用，完成DUC/DDC/CFR/DPD等功能，可能會使用到超過10片ASSP。無論是在成本、功耗和靈活性上，都非常不理想。

　　Altera的TD-SCDMA數字中頻方案可以在2片～3片FPGA上完成上述功能，從而在降低系統成本、功耗，提高集成度，以及可升級性上都有較大優勢。

　　值得一提的是，目前Altera針對TD-SCDMA的CFR方案采用波峰修整算法，所需的FPGA資源較?。s3000邏輯單元＋7乘法器＋7塊存儲器），同時性能可以很好的滿足3G的需求。