由工業和信息化部指導，西安市科學技術局、西安市集成電路產業發展中心和中國電子報社主辦，陜西省半導體行業協會、西安軟件園發展中心和西安地區科技交流中心協辦的2010年(第二屆)中國FPGA產業發展論壇于8月31日在西安市隆重舉行。本次論壇的主題是“可編程技術加速中國科技創新”，來自國內外數十家企業、高等院校和科研機構的200余名代表參加了本次論壇。

　　圖為：Altera亞太區產品市場經理花小勇演講。

　　花小勇：

　　大家好，首先給大家簡單闡述一下從業界應用的角度來看，業界應用對于帶寬需求的變化，這種對于帶寬需求的變化，包括對于半導體廠商它所面臨的挑戰是什么。接下來介紹一下28—nmStratixVFPGA和HardCopy V ASIC，然后說一下關鍵和優勢，最后做一個總結。

　　不斷擴展的寬帶需求，事實上，對于3G的網絡來講的話，大家使用3G手機所使用的服務不簡單是語音或者是短信息，使用更多的話還會是3G的上網。另外一方面，市場上這種3G的上網卡包月業務價格很便宜，使用速度上來講，如果文件下載，可以達到上百K。另外，借助于3G網絡這種接入的手段，移動互聯網的應用越來越多，事實上對于這類的終端產品來講的話，用戶主要是用它上網，做網站游戲或者是網頁的瀏覽。對于帶寬需求的增加，其實不僅僅發生在通信領域，還會發生在網絡領域，例如視頻領域來講的話，大家在國內應該說已經體會到有線電視數字化，這種高清的機頂盒的應用也是越來越多，除此之外，3D也在逐漸出現。

　　事實上，對于應用來講，它的需求是帶寬不斷在增加，它都是針對2年或者未來更長時間的需求，而對于不斷增加的貸款需求如果說在不改變工藝的情況下，如果要支持更高的帶寬下，有一種方法，我可以額外增加單片的力度。針對于這種挑戰來說，從工藝的角度來看，我們在28納米的工藝上和我們同行來比的話，可能看法有所不同。原因是什么?經過我們的評估，我們發現28納米工藝要高35%，而且模擬工藝可以提供更好的功效。除此之外，Altera的專利工藝創新技術解決了產量、性能和功耗問題。從架構上來講的話，最高集成度非常靈活，最大帶寬，具有部分重新配置功能的增強架構。當需要它工作的時候我把它加載進來就可以了，通過這種方式可以提高這種邏輯效率。

　　總的來看，Stratix V VFPGA——為帶寬而打造。帶寬最大，硬核IP和靈活性，IP解決方案和支持系統。帶寬最大，前所未有的集成度，非常靈活，系統性能提高50%，功耗降低30%。和我們以往的高端器件一樣，我們事實上都有相應的AC這樣的一個低成本和低功耗的途徑。采用它COPY的ASIC在什么地方?就是使用同樣的IP，同樣的EDA工具，這樣設計的一個轉換，對于客戶來講的話，它可以降低風險。采用HardCopy V ASIC，實現了低成本無風險移植途徑，功耗降低50%。Stratix V器件系列型號，Stratix V GT VFPGA提供12.5—Gbps和28—Gbps收發器，適用于需要超寬帶和超高性能的應用。Stratix V GX VFPGA，提供12.5Gbps收發器，適用于高性能帶寬應用。66個連續帶寬，支持背板的低功耗相同收發器，運行速率從150Mbps到12.5Gbps。帶有28—Gbps收發器的器件。亞皮秒抖動，實現了最佳眼圖和系統BER性能。Stratix V FPGA管芯儀表：采用Altera的EyeQ眼圖察看器察看接受器信號余量;全面的垂直/水平眼圖重構;微調時可以實時調試，實現理想均衡。采用動態重新配置和EyeQ功能，縮短電路板建立/調試時間。延續收發器領先優勢：相同功耗下兩倍的收發器寬帶;每個收發器通道功耗降低50%;每個28—Gbps收發器200mW，或者7mw/Gb。Stratix V收發器的寬帶最大，功效最高。Stratix V存儲器和I/O性能：最大的存儲器帶寬，7×72DDR3 DIMM，多塊支持。確保時序逼近，注重提高用戶效能和易用性。新的嵌入式HardCopy模塊：用于加強標準功能或者需要大量邏輯的功能，降低了系統成本，產品更迅速面市，性能增強了2倍，新型號3—6個月的周轉時間，以滿足目標應用。14M ASIC邏輯門/700KLE，功耗比軟核實現低65%。

　　Stratix V FPGA的部分重新配置功能。部分重新配置和動態重新配置功能提高了系統靈活性;動態更新，系統不會停機;更快的重新配置功能;通過集成降低了成本和功耗;建立在LogicLock(TM)和漸進式編譯功能成熟方法基礎上。效能和性能首屈一指。如果大家對于3、4年前推出的增量編譯，實際上整個的設計是一樣的，對于客戶實際開發和應用來講的話，沒有難度。通過PCI Express進行配置，通過PCI Express初始化或者更新FPGA架構，使用CvPCLE的三個步驟，通過串行SPI閃存器件對PCle硬核IP進行編程等。Altera再次引領架構創新技術：增強自適應邏輯模塊ALM，采用了4個寄存器;比競爭器件多出5.5倍的布線連接資源;增強嵌入式存儲器結構;M20K提供更多的存儲器位和端口;更快的MLAB模塊，支持寬淺FIFO，高分辨率時鐘合成功能，提供32個分段式PLL，更多的時鐘資源和網絡，能夠關斷未使用的邏輯。更高的邏輯效率和更好的系統性能。

　　DSP可調精度需求，解決了支持各種系統多種精度要求這一關鍵挑戰，DSP系統精度，視頻、無線、醫療、軍事、測試、HP計算。對于不同精度的支持怎么來實現呢?對于9×9來講，我可以用18×18的精度可以來實現，這是毫無疑問的，但是它的效率是有一半浪費的。針對這樣的情況，我們有第一款精度可調DSP模塊，這樣帶來的好處就是說，對于比較低精度的話，我們有一定的效率，對于高精度，我有很高的性能。20nm最好的系統性能，高性能工藝，存儲器接口性能提高50%，1.6Tbps串行交換能力，增強內核架構，1840GMACS信號處理性能。同時我們也會為我們的客戶提供全面的解決方案，包括像NIOSII嵌入式軟核處理器。總的來看，系統性能可以提高50%，總功耗降低30%。

　　大家如果想更深入地了解，可以下載Stratix V器件手冊。謝謝。