文獻標識碼： A
文章編號： 0258-7998(2010)07-0101-04
三維大地電磁勘探技術是以面元為單位，多分量采集站為中心，多遠參考、互參考和密集布點為特征來獲得高質量的采集數據[1]。野外施工時，為了保持站點間同步地進行數據采集，一般采用GPS秒脈沖信號或恒溫晶振的定時信號來同步各個采集站點。前者在惡劣的施工環境下常會因為各種干擾而發生跳變，同步效果并不理想。后者長時間存在頻率漂移，同樣無法維持長時間的同步采集。
為解決以上問題，本文將GPS授時信號用于校準各站點的壓控晶振，之后再使用晶振分頻得到定時信號來同步各采集站點。這樣不僅克服了GPS授時信號易受外界干擾的缺點，也解決了晶振頻率隨時間漂移的問題，能獲得較為理想的同步信號。為了使本地晶振長時間地同步于GPS系統，就需要不斷測量GPS授時信號與本地晶振的分頻信號的時間間隔[2]，再根據測量數據來校準和同步本地晶振。因此，時間間隔測量的準確性是保證頻率校準系統工作性能的關鍵。本文基于FPGA集成度高、高速和高可靠性的特點，介紹了晶振頻率校準系統在FPGA中的設計方法。系統的特點是使用FPGA內部進位邏輯構造延遲線來實現時間間隔測量，大大提高了測量分辨率，同時使用FPGA嵌入式軟核處理器PicoBlaze對系統狀態進行監控，并對測量數據進行濾波處理，充分發揮了FPGA的集成優勢。
1 系統設計
1.1 系統實現方案
系統的原理如圖1所示，主要由GPS接收模塊、FPGA測控模塊、D/A轉換模塊和壓控恒溫晶振4部分組成。GPS接收模塊用于輸出標準的1-pps脈沖信號，FPGA測控模塊用于測量本地晶振分頻信號與1-pps信號的時間間隔，并將所測值在PicoBlaze中進行處理得到晶振輸出頻率相對于GPS系統的頻率偏差，最后將結果作為D/A轉換模塊的輸入得到修正本地晶振頻率的控制電壓。
1.2 測量原理
時間間隔在FPGA中的測量的原理如圖2所示，使用1-pps秒脈沖信號與本地晶振分頻得到的100 kHz信號進行比對,得到的時差即是待測的時間間隔。由于只采樣兩者的上升沿間的時間間隔，所以用100 kHz分頻信號代替1 Hz秒信號與1-pps比對，可以減小每次的測量值，方便數據處理。需要注意的是晶振相對于1-pps的時差范圍必須在100 kHz信號的一個周期內，即該信號的頻率決定了測量量程的大小，可以根據實際測量需要來決定該信號的頻率。
圖2中T是待測的時間間隔，τ1是計數時鐘周期，M是計數器在1-pps信號到來時的計數值，N是計數器在100 Hz信號到來時的計數值，nτ2是由于1-pps脈沖上升沿和計數時鐘上升沿不一致所引起的測量誤差，這部分誤差由內插延遲線來測量。由于100 kHz信號由晶振分頻得到，它和計數時鐘同步，所以不會產生測量誤差。因此，待測的時間間隔可以表示為：
1.3 延遲線模塊的設計
為了在短時間內校準本地晶體振蕩器，使之與GPS系統同步，必須提高時間間隔的測量分辨率，在設計中使用了時間內插技術。其基本原理是利用多個延時單元構造延遲線，待測信號在延遲線中的傳播信息便可以用來進行時間間隔測量[3]。延遲線的實現主要依賴于內插延遲單元延時的均勻性，內插延遲單元的單位延時決定了時間間隔測量系統的分辨率。在FPGA中實現時間內插，關鍵是在其結構的基礎上利用內部已有資源構造出延遲線[4-6]。
在XILINX公司FPGA的單元結構中，為了實現快速的數學運算設置了許多專用的進位邏輯資源。這些進位邏輯的延時很小，而且它們之間可以相互連接組成進位線，可以使用這種專用的進位線作為延遲線來實現時間內插[7]。如圖3所示，設計中使用了Spartan-3系列的FPGA中專用的進位邏輯逐個連接組成延遲線，一個進位邏輯由查找表（LUT）、專用選通器(MUXCY)和專用異或門（XORCY）三部分構成。其總體結構上類似一個多位二進制加法器,兩個輸入的各位分別被置為1和0，進位信號沒來時加法器各位均為1。當進位信號到來時就會沿著進位線一級一級地傳輸，加法器每一位輸出值的變化就代表著信號的延遲信息，時鐘前沿到達時就可以將這些信息鎖存入觸發器中。圖4是在一個時鐘周期的仿真中延遲線單元輸出經過的延遲單元的個數，進行直線擬合后的結果為：
所以延遲線單元的測量分辨率約為1/8.257 4=0.121 ns.
1.4 計數器模塊的設計
圖5簡單描述了計數器模塊的基本構造。在計數器模塊的設計中，使用了Spartan-3系列的數字時鐘管理器，主要目的是將晶振時鐘信號倍頻后作為計數器的工作時鐘，保證時鐘周期小于延遲線的總延時。根據時序仿真所確定的延遲線單元的測量分辨率及長度參數，將晶振頻率倍頻為200 MHz。
時鐘前沿附近計數器輸出為亞穩態，如果1-pps信號恰好在這個時刻到達，便會將錯誤的計數值鎖存。為了解決這個問題，模塊中使用數字時鐘管理器輸出相位差為180°的兩路時鐘,分別驅動兩個計數器同時工作，這樣無論任何時刻都能保證其中之一的輸出為正確值，之后再對兩者進行判斷選擇。選擇信號由延遲線單元提供，通過統計1-pps信號經過延遲單元的個數來確定1-pps信號與時鐘前沿的時差，然后輸出select信號。
兩個計數器進行循環計數，每個計數器都連接著兩組寄存器，其中一組將GPS秒脈沖信號作為工作時鐘；另一組的時鐘信號與對應計數器的時鐘相連接，且其使能端與100 kHz分頻信號相連。當GPS秒脈沖和100 kHz信號到來時，便會將計數值送入相應的寄存器組。這樣可以充分利用FPGA的全局時鐘資源，使相應的寄存器組都使用同一時鐘，保證寄存器觸發的同步性。此外，使用循環計數的方式也解決了傳統起停型計數器由于啟動和停止信號不滿足建立保持時間而造成計數器輸出錯誤的問題。當1-pps信號與100 kHz信號的前沿都到達后，中斷單元將輸出中斷信號，用于通知PicoBlaze軟核讀取測量結果。
1.5 PicoBlaze軟核設計
PicoBlaze是XILINX公司設計的8位微控制器軟核，可以嵌入到Cool Runner II、Virtex-E、Virtex-II(Pro) 和 Spartan3(E)的CPLD以及FPGA中,設計靈活方便[8]。PicoBlaze的端口總線提供8位地址（PORT_ID）和讀寫選通信號，最多可以實現256個輸入和輸出端口。接口設計如圖6所示，PicoBlaze用來接收延遲線模塊和計數器模塊輸出的結果，同時讀取異步串行控制器（UART）的數據和狀態信息。其中異步串行控制器直接調用XILINX的IP核，與外部GPS模塊進行串行通信。
此外，為了實現對測量數據的存儲以方便數據處理，PicoBlaze連接了一個FIFO數據緩沖，用于暫存未處理的測量數據。如圖7所示，PicoBlaze每個讀寫操作需要兩個時鐘周期，此期間地址總線一直處于有效狀態，而讀寫使能信號僅在第二個時鐘周期開始有效，所以地址總線上可以連接適當的邏輯電路進行地址解碼。
設計中使用四路選通器分別連接計數器模塊、延遲線模塊和FIFO緩沖的輸出，其中因計數器模塊中采用16位的計數器循環計數，為了與PicoBlaze輸入匹配，須將計數值分兩部分接到選通器。異步串行控制器的輸出和狀態信息分別接到三路選通器，剩余一路連接四路選通器的輸出。由于UART和PicoBlaze使用的時鐘頻率和測量部分不同，為了提高數據傳輸的可靠性，在選通器之間增加了流水線寄存器。
系統運行時PicoBlaze將對UART狀態進行查詢，當檢測到有GPS串碼數據時便開始讀取其串碼信息。GPS串碼信息用于分析當前GPS的狀態，如果檢測GPS模塊已經鎖定衛星，則系統開始進行測量和校準工作。
2 測量數據處理
根據測量到的時間間隔數據，按照公式:
可以計算出晶振信號相對于GPS的頻率偏差，其中T1和T2分別是測量部分相隔采樣時間τ前后輸出的時間間隔測量值。根據頻率偏差的大小，再結合晶振的壓控靈敏度，便可以實現對晶振的輸出頻率進行控制和修正。但GPS信號在傳輸過程中容易受到外界影響，GPS模塊輸出的1-pps信號是一個波動信號，其短期穩定性較差。圖8的黑色曲線是使用本系統測量得到的本地晶振相對于GPS系統的時間間隔曲線，使用這些數據計算得到的頻率偏差也會受到影響而發生波動，所以不能直接使用。
從式(4)可以看出，計算頻率偏差僅僅需要窗口的端點處的測量值而不受窗口內的測量值影響。在實際應用時，計算量很小而且簡單，方便使用PicoBlaze軟核處理器來實現。PicoBlaze連接的FIFO數據緩沖用來存儲滑動窗口中的測量數據。當存儲達到預設的窗口長度時，將從FIFO中順序讀取出先前的測量值，配合當前測量值，根據式(3)計算出頻率偏差。圖8的白色曲線是添加濾波處理后系統輸出的時間間隔，對比可以看出濾波對抖動和較大的跳變點都有很好的抑制作用。
本文介紹的晶振頻率校準系統利用GPS模塊輸出的標準秒脈沖信號對本地晶振頻率進行校準。本設計基于FPGA內部進位邏輯資源實現了高分辨率的時間間隔測量單元，并配合滑動平均濾波法利用PicoBlaze處理器對測量的時間間隔數據進行實時處理。不僅能夠準確地測量本地晶振分頻信號與GPS秒脈沖信號之間的時間間隔，而且降低了GPS秒脈沖波動對測量結果的干擾，為校準晶振頻率提供可靠的修正數據。此外，系統測控部分完全在FPGA中實現，利于提高測量分辨率，減小系統體積，提高系統運行的穩定性。本系統不僅可以用于大地電磁三維采集站，還可以在其他對頻率準確度有要求的儀器中使用。
參考文獻
[1] 何展翔. 非地震勘探技術的進步與發展趨勢[J].石油地球物理勘探， 2000,35(3):354-361.
[2] 孟慶杰,徐建芬,姜雪松. GPS基頻率標準的計量校準[J]. 宇航計測技術，2007,27(5):16-21.
[3] 潘繼飛, 姜秋喜, 畢大平. 基于內插采樣技術的高精度時間間隔測量方法[J]. 系統工程與電子技術, 2006,28
(11):1633-1636.
[4] SZPLET R, KALISZ J, SZYMANOWSKI R. Interpolating time counter with 100 ps resolution on a single FPGA device[J]. IEEE Trans.Instrum.Meas,2000,49(4):879-883.
[5] 孫杰, 潘繼飛. 高精度時間間隔測量方法綜述[J]. 計算機測量與控制, 2007,15(2):145-148.
[6] WU J, SHI Z, WANG I Y. Firmware-only implementation of time-to-digital converter in field programmable gate array[J]. Proc. IEEE Conf. Rec. NSS., 2003(1):177-181.
[7] SONG J, AN Q, LIN S B. A high-resolution time-to-digital converter implemented in field programmable gate arrays[J]. IEEE Trans. Nuclear Science, 2006, 53(1):236-241.
[8] TORRES D A, PEREZ D V. A PicoBlaze-based embedded system for monitoring applications[J]. Conielecomp Conf, 2009:173-177.