無線局域網媒體訪問控制(MAC)協議的開發是目前各種無線應用研究的熱點。同時MAC協議的開發、調試和實現離不開物理層(PHY)的支持。很多MAC協議的開發者由于沒有物理層的支持，只能停留在協議仿真的階段。本文提出了一個可以通過無線鏈路收發信號(可以與基于802.11b的無線局域網AP以及無線網卡通信)的無線MAC開發平臺。該平臺利用現有802.11b無線網卡的物理層部分(包括天線、射頻芯片、中頻芯片和基帶處理器" title="基帶處理器">基帶處理器)，再加上EPXA1開發板構成。利用該平臺，可以在EPXA1開發板上進行各種MAC協議的開發和調試。
1 系統架構
　　系統主要由三部分構成：802.11b無線網卡、EPXA1開發板以及兩者之間轉接PCB板，如圖1所示。

　　系統中使用的802.11b無線網卡通過標準的PCMCIA接口與筆記本相連。該無線網卡最大的特點是MAC控制芯片和基帶處理芯片以及前端中頻射頻芯片是分離的，只有這樣才能將其MAC芯片替換成EPXA1開發板。在無線網卡啟動之前必須給基帶處理芯片以及前端中頻、射頻芯片的控制寄存器" title="控制寄存器">控制寄存器設置合適的值。這是控制邏輯PLCI部分要做的工作。該網卡的主要組成芯片有：
　　(a)HFA3841(Wireless LAN Medium Access Controller)是該無線網卡的MAC部分，在本設計中，將其替換成筆者的開發板。
　　(b)HFA3861B (Baseband processor)是無線網卡的基帶處理器^[3]，在網卡啟動過程中，需要通過相應的串行配置口對其進行配置。
　　(c)HFA3683A (RF/IF converter and synthesizer)芯片進行射頻到中頻的變換^[4]，需要通過相應配置口進行控制寄存器的配置。
　　(d)HFA3783 芯片進行中頻到基帶的變換^[5]，也需要通過相應配置口進行寄存器的配置(工作模式和工作頻率等)。
　　Altera公司的EPXA1開發板集成了ARM922T嵌入式微處理器以及相應外設，其外設中擁有10萬等效系統門的可編程邏輯器件以及相應的擴展I/O" title="I/O">I/O口，不需要再另外設計FPGA電路，更方便了軟件和硬件的協同設計。同時，Altera公司提供的QuartusII軟件，也提供了對硬件和軟件協同設計的良好支持。
　　轉接PCB板用于連接EPXA1開發板的擴展I/O口和802.11b無線網卡上有用的信號線。板上設計了一個PCMCIA插槽，用來固定無線網卡，轉接板使用了隔離芯片SN74CBTD3384進行電平轉換和保護EPXA1開發板，同時也通過該板給無線網卡供電。
2 設計過程
2.1對802.11b無線網卡的處理
　　首先拿掉無線網卡的MAC芯片，然后將MAC芯片上與基帶處理器、前端射頻以及中頻芯片相連的線引出，因為在網卡啟動過程中，需要通過這些線對前端芯片進行相應配置。圖2是無線網卡的MAC芯片與其他芯片之間的連接關系，在設計過程要確保將這些線引出到EPXA1開發板上。

2.2 轉接PCB板的設計
　　可以參照PCMCIA接口標準，將其中的電源線、地線以及有用的地址線和數據線連接到EPXA1的擴展I/O口(邏輯高電平為5V)，連接過程使用了SN74CBTD3384進行電平轉換(5V到3.3V的轉換)。另外在EPXA1的擴展I/O口中，有提供3.3V和5V電源的引腳，可以作為無線網卡的電源，PCB板上還可以加上測試引腳，方便硬件的調試。
2.3 PLCI部分的設計
　　整個系統的構架和PLCI所處的位置如圖3所示。PLCI(物理層控制接口)和PLDI(物理層數據接口)是設計的重點，是利用EPXAl的可編程邏輯實現的，主要編程語言是Verilog HDL。PLCI是MAC與物理層的控制接口，它實現了對前端芯片(包括HFA3861B、HFA3683以及HFA3783)的控制寄存器的配置，包括產生配置所需的串行數據、時鐘及片選信號。PLDI是MAC與物理層的數據接口，是MAC與PHY交換數據的通路；而ARM9嵌入式微處理器則運行C語言代碼實現各種無線MAC協議。ARM9與外圍設備之間通過AHB總線連接。
　　在寫程序之前，首先要弄清楚各個控制寄存器的讀寫過程。

　　BBP(基帶處理器)的控制接口是一個典型的三線接口，即只有時鐘(SCLK)、數據(SD)和片選(CS_BAR)三個信號，沒有單獨的讀/寫使能信號，而利用了地址的最高位來標識讀或寫操作。每次讀/寫操作時，數據線(SD)上先后出現串行的地址和數據，其中地址位的MSB(A7)＝1時為寫操作，表明將數據寫入該地址對應的寄存器中；地址位MSB(A7)＝0時為讀操作，表面后面的數據是從該地址指示的寄存器中讀取出來的。
　　HFA3683與HFA3783的讀寫時序相同，通過LE_RF和LE_IF的有效(低有效)來決定對哪塊芯片進行讀寫。
　　DATA線上的串行數據是在時鐘的上升沿寫入芯片中的一個20位的移位寄存器，然后在LE的上升沿寫入根據LSB1和LSB2兩位對應的地址。
　　上述的串行輸出數據(SD)和時鐘(SCLK)由PLCI邏輯產生。各前端芯片利用時鐘的上升沿來采集數據的，所以數據與時鐘的上升沿要嚴格對齊，有足夠的建立時間和保持時間。
　　在PLCI的設計中，定義了一些寄存器與CPU通信，這些寄存器根據相應芯片讀寫時序的要求，有不同的寬度，例如BBP的寫寄存器有17位，低8位為要寫入的數據，高8位為要寫入的寄存器的地址，最高位用來表明寫入操作是否完成。以便啟動下一次讀寫操作。
　　ESS (Excalibur Stripe Simulator)是一個Stripe仿真模型，它可以仿真CPU指令的執行，并用來觀察PLD-to-Stripe和Stripe-to-PLD的總線時序。ADS 1.2 帶的AXD調試器可以模擬CPU執行指令的情況，并觀察每條指令執行之后系統的狀態。
　　通過AXD Debugger與ESS的結合，可以觀察一條PLD-to-Stripe或者Stripe-to-PLD總線操作指令執行后相應總線上的時序，再結合ModelSim進行仿真，方便了程序的調試。圖4是ModelSim中對BBP進行配置時的仿真波形，該波形與要求的BBP的寫入邏輯是一致的。

3 系統的啟動和驗證
　　在啟動系統前，還必須寫一個PLCI.C文件，在其中利用c函數對PLCI.V中定義的寄存器進行讀寫操作。
　　//BBP的寫操作函數
　　void BBP_wr(long val)
　　{
　　*BBP_WRITE=val|0x8000;
　　//val的高八位是地址，低八位為數據，最高位置1表明為寫寄存器操作
　　while(((*BBP_WRITE)&0x10000)==0x10000){}//讀取標志位，一直到操作完成
　　}
　　RF以及IF芯片的寫操作函數類似。
　　BBP總共有49個寄存器要進行寫入操作^[1]。
　　HFA3683有三個控制寄存器需要寫入^[4]，HFA3783有四個控制寄存器^[5]。后面兩個芯片共同的寄存器有：模式寄存器M(用于控制芯片的工作模式)、R counter寄存器和A/B counter寄存器(用于控制頻率綜合器的綜合頻率)，R counter和A/B counter的具體值需要對無線網卡工作時的射頻和中頻頻率進行測量得到。按照802.11b協議的規定之一，無線網卡工作時共有14個信道^[2]，所以得到的射頻芯片(HFA3683A)工作頻率共有14個(即有14種不同的R、A、B值)，中頻(HFA3783)芯片的工作頻率有一個。
　　使用的編程工具是Quartus II，它可以分別編譯硬件部分(PLCI.V主要是或者verilog HDL語言)和軟件部分(PLCI.C)，然后再一起編譯生成.hex文件下載到開發板上。
　　驗證過程：將無線網卡設置成接收狀態(RX_PE置高、TX_PE置低、RADIO_PE置低、PE1置高、PE2置高、RESET置高、TR/SW置低)。另外需要設置好一個802.11b的AP(Access Point)，將其設置在一個固定的工作頻道上，同時設置RF/IF Converter 的控制寄存器，使網卡也工作在該頻道上。此時用邏輯分析儀監測來自BBP的三個信號：RXC、RXD、MD_RDY信號，可以在邏輯分析儀上得到如圖5所示波形。