提出一種由單電源供電，基于數字脈寬調制(DPWM)原理實現、高速、高精度、積分型模／數轉換器的方法。通過對按預置規律變化的脈寬調制信號實施低通濾波后與被測信號比較的方法，實現模／數轉換，避免了高精度模／數轉換器模擬電路設計的復雜性，并可達到較高的精度。該方法采用快速搜索算法后可進一步提高轉換速度，且可方便地由單片機、DSP，FPGA等實現，還可為芯片集成提供有益的方法。
關鍵詞：數字脈寬調制；積分型模／數轉換器；可編程門陣列；脈寬調制信號
0 引 言
采用數字信號處理可方便地實現各種先進的自適應算法，完成模擬電路無法實現的功能，因此越來越多的模擬信號處理正在被數字化。目前，應用較多的模／數轉換器主要有積分型、逐次逼近型和∑-△型模／數轉換器。積分型A／D轉換器一般采用雙斜積分方式，其原理是將輸入電壓轉換成時間(脈沖寬度信號)或頻率(脈沖頻率)，然后由定時器／計數器獲得數字值。優點是用簡單電路就能獲得高分辨率；缺點是由于轉換精度依賴于積分時間，轉換速率較低。∑-△型A／D轉換器由積分器、比較器、1位D／A轉換器和數字濾波器等組成，其原理上近似于積分型，將輸入電壓轉換成時間(脈沖寬度)信號，經數字濾波器處理后得到數字值。電路的數字部分基本上容易芯片化，因此容易做到高分辨率，但成本較高，整體芯片化較難?，F有A／D轉換器的原理對相關模擬器件的性能及參數要求較高，不便于集成。在需要A／D轉換的應用中一般很難將高性能的A／D進行集成，需要購買相應的IP核；雙斜積分型A／D等的原理因為需要負參考電壓進行反向積分，一般需要雙電源供電或負電壓基準，這給很多應用帶來不便，影響通用性，且速度較慢，一般不支持通訊和顯示二者并存的功能。為了解決上述問題，采用DPWM技術進行模／數轉換，一方面為缺乏A／D資源的MCU，FPGA等應用提供便利的解決方案，另一方面本方案對模擬器件的性能無特殊要求，便于集成，可用于芯片的制造，且成本較低，可適用于單電源工作，采用快速搜索算法后可使轉換速率提高，同時具備通訊和顯示二者并存的功能。
1 高速高精度積分型模／數轉換器原理
這里采用的轉換器，其基本的工作原理是通過DP-WM模塊產生脈寬信號(DPWM)。該信號通過簡單的RC低通濾波器進行濾波后，通過比較器與被檢測信號比較、處理再經比較器發出。最后通過邏輯運算模塊對上述比較器發出的信號進行拾取、分析，得到被檢測信號的相關信息，并發送給通訊模塊及顯示模塊，具體方案如圖1所示。該轉換器采用DPWM原理實現，其發出信號的占空比與被測量有確定的對應關系，避免了高精度模／數轉換器模擬電路設計的復雜性，采用快速搜索算法后可使轉換速率提高。
1．1 數字脈寬調制模塊設計
該轉換器的核心控制部分可由單片機、DSP，FP-GA等實現。主要完成DPWM的發生、模擬信號的測量及A／D轉換結果的顯示控制。該設計原型采用Cy-cloneⅡFPGA為控制芯片，其程序的整體結構如圖2所示。
具體工作過程：通過鎖相環得到高速時鐘，用于產生高分辨率的DPWM信號；利用按一定規律調整占空比的DPWM信號實現外部電容電壓的控制，與輸入模擬量信號比較，直到比較器翻轉，此時的Duty×Vref即為A／D轉換結果。在系統中，輸入50 MHz時鐘，通過鎖相環倍頻到400 MHz，A／D轉換精度達到165μV，具體設計如圖3所示，其信號功能如表1所示。
1．2 DPWM發生器設計
DPWM發生模塊通過實時更新的占空比設定值，發出高分辨率的DPWM信號。在該系統中，DPWM信號的頻率為20 kHz，DPWM精度為20 000個時鐘周期／占空比。如圖4所示，其信號功能如表2所示。
1．3 模擬量監測器設計
該模塊的主要功能是實時監測對比結果INT，不斷調整DUTY，得到最終的轉換結果Duty display。模擬開關控制信號ASW則完成一個監測過程的控制。過程如下：電容放電→對地測量校準→模擬測量(占空比改變)→比較器翻轉完成轉換。以上3步不斷循環。模擬測量模塊如圖5所示，其信號功能如表3所示。
1．4 顯示控制器模塊設計
該模塊主要完成通知主模塊顯示更新的任務，在該設計中，更新周期為100 ms。顯示控制模塊如圖6所示，其信號功能如表4所示。
2 高速高精度積分型模／數轉換器優點
2．1 滿足單電源供電條件
在許多應用中出于成本或系統可靠性等考慮，采用單電源供電。傳統積分型模／數轉換器需采用正負雙電源供電，積分器對輸入電壓在固定的時間間隔內積分，該時間間隔通常對應于內部計數單元的最大數，時間到達后將計數器復位，并將積分器輸入連接負電源電壓。在這個反極性信號作用下，積分器被“反向積分”直到輸出回到零，并使計數器終止，積分器復位。積分型模／數轉換器的精度可做得很高，但它們的采樣速度和帶寬都非常低。
在此提出的基于DPWM原理實現的積分型模／數轉換器可實現單電源+5 V供電。在被測信號DPWM信號的極性相同時，使用單電源供電的可行性顯示，若被測信號與DPWM信號的極性相反時，可采用運放反相放大器的方法在單電源條件下進行極性轉換，故該方案可工作在單電源條件下而無需額外增加負電源，原理如圖7所示。此時，VO=-R2Vin／R1，由于Vin
2．2 便于芯片集成
該積分型模／數轉換器是采用DPWM原理實現的，模擬器件極少。它主要實現方法在于僅需要產生DPWM模塊，外部僅需增加一個普通的模擬運算放大器和通信與運算等必要的邏輯單元即可；且易于在FP-GA中實現，其代碼可方便用于集成芯片設計。相比較而言，它比傳統的模／數轉換器制造高精度、高線性度的模擬單元要容易得多。該轉換器設計合理，結構簡單，其發出信號占空比與被測量有確定的對應關系，避免了高精度模／數轉換器模擬電路設計的復雜性，便于集成芯片設計，可用于芯片的制造，且成本較低，也便于單片機和可編程門陣列等的實現。
2．3 快速搜索算法提高A／D轉換速度
初始搜索采用有限步二分法、黃金分割法或隨機搜索(如蒙特卡羅等方法)，快速確定搜索范圍，再進行占空比遍歷，可大大提高A／D轉換速度。
2．4 采用抖動方法提高DPWM精度
由于不采用額外措施，DPWM的精度取決于開關頻率和FPGA主頻。為追求更高精度，可提高主頻或降低開關頻率。一味提高主頻不現實，顯著降低開關頻率會影響轉換速度。采用抖動方法可較方便地提高DPWM精度。采用該方法可降低主頻和功耗，從而降低成本。另外，還可在同等成本下提高性能。
2．5 需要注意的幾個問題
比較器在臨界狀態會發生振蕩，可考慮滯環比較和邏輯封鎖的方法處理。PWM的基準需要較穩定的基準源；精度和轉換速度之間的矛盾可根據具體需要加以協調；數字開關噪聲的影響需要精心的布線和濾波加以抑制；可適當采用自動增益技術提高低壓測量精度。
3 實驗結果
本文DPWM輸出波形如圖8所示。經低通濾波器后其積分測試波形如圖9所示。該模／數轉換器具有很高的積分線性度，分辨率為165μ弘V。
4 結 語
由單電源供電，基于DPWM原理實現的高速、高精度、積分型模／數轉換器可方便地由單片機、DSP，FP-GA等實現。無需外接模／數轉換器，且便于集成芯片設計，避免了高精度A／D轉換器模擬電路設計的復雜性，可為集成和相關IC設計提供有益的方法，采用快速搜索算法后可使轉換速率提高，且同時具備通信和顯示二者并存的功能，適用于更廣泛的應用場合。