| 基于FPGA的CISC處理器的調試系統簡介——第三屆OpenHW開放源碼硬件與嵌入式大賽三等獎 | |
| 所屬分類：其他 | |
| 上傳者：chenyy | |
| 文檔大?。?span>578 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 現在高集成度、高時鐘頻率的高性能嵌入式微處理器芯片設計時大多引入片上調試邏輯，越來越多的微處理器集成了片上調試支持結構來減輕嵌入式系統軟件開發人員的負擔。本項目為JU-C1型CISC處理器，設計了一個基于JTAG協議的片上調試器。采用邊界掃描技術在處理器內部構建自定義的數據掃描鏈，進行處理器內部數據的讀出和特殊寄存器的寫入。特點描述：系統采用邊界掃描技術使得片上調試器可以直接與處理器內部的硬件邏輯實現信息傳遞，使用的FPGA引腳數量較少。片上調試器的單步運行、斷點運行以及連續運行和停止運行調試功能都涉及到處理器的運行控制，由于這幾個調試功能都要控制處理器的運行，存在一定的互斥性。而采用狀態機的方法來實現這幾個調試功能的控制，利用狀態機的不同條件的狀態轉移解決調試功能的互斥性。采用對處理器時鐘控制的方法實現了微指令單步調試，通過帶有標志位的斷點寄存器的設計來區分機器指令斷點和微指令斷點的方法實現微指令斷點的調試。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2