| 基于FPGA實現的高速等效采集系統 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>1542 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于FPGA設計一個高速等效采集系統, 采樣速率高達1 GHz。通過對被測信號的周期進行測量，動態配置鎖相環，使采樣時鐘的周期剛好比被測信號的周期大1 ns，從而完成對被測信號的等效采樣。系統采用Quartus II軟件進行系統模塊設計，使用NIOS IDE II軟件完成軟件代碼的實現。該系統在以Cyclone III FPGA芯片為核心的DE0開發板上實現，達到了設計要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2