摘要：分布式干擾是對抗現代雷達網、通信網、武器制導網和預警機的有效手段，網絡是分布式干擾系統發揮作戰性能的重要保證。為了解決分布式干擾系統網絡通信的需求，設計了基于FPGA且具有網絡通信功能的SoPC，開發了網絡應用程序。實驗結果證明，該SoPC可實現控制參數和偵察信號時域、頻域數據的高速傳輸，且具有體積小，靈活，成本低，功耗小的特點，可滿足分布式干擾系統的設計要求。
關鍵詞：分布式干擾；嵌入式網絡；FPGA；SoPC

0 引言
    分布式干擾系統是一種綜合化、一體化、小型化、網絡化和智能化系統，是將眾多體積小，重量輕，廉價的小功率偵察干擾機裝置在易于投放的小型平臺上，撒布在接近被干擾目標空域地，通過指令啟動，自主組網，并根據控制對敵方雷達網、通信網、制導網和預警機等電子信息系統實施接近式偵察和干擾，這將在未來的電子對抗中發揮重要作用。分布式干擾系統采用逼近的分布式網絡化結構，形成一種“面對面”的電子戰系統，共同完成對敵信號的探測、定位、干擾任務。因此，嵌入式網關是分布式干擾系統研究的關鍵技術之一。目前國內對分布式干擾系統的研究還停留在理論基礎上，而對其關鍵技術的研究不多。本文首次在現場可編程門陣列(Field Programmable GateArray，FPGA)上設計了應用于分布式干擾系統網關的可編程片上系統(System on a Programmable Chip，SoPC)，開發了簡化的網絡應用程序，研究了分布式干擾系統中的嵌入式網關技術。實驗結果表明，本文設計的SoPC在滿足分布式干擾系統要求的同時，實現了控制參數和偵察信號時域、頻域數據的高速傳輸。

1 分布式干擾系統對嵌入式網關設計的要求
    根據分布式干擾系統的作戰運用背景，在設計嵌入式網關硬件平臺時應從以下幾個方面考慮：
    (1)微型化。嵌入式網關應該在體積上足夠小，保證分布式干擾系統的小型化。
    (2)擴展性和靈活性。分布式干擾系統需要定義統一、完整的外部接口，方便軟硬件系統的升級，其嵌入式網關也應具有擴展性和靈活性，可以根據作戰環境的需要進行升級。
    (3)穩定性和安全性。穩定性要求嵌入式網關能夠在給定的外部環境變化范圍內正常工作。安全性設計包括代碼安全和通信安全，是軍事領域應用的基本要求。
    (4)低成本。分布式干擾系統的作戰應用表明，系統是大量部署且不能回收的，因此就要嚴格限制包括嵌入式網關在內的重要部件的成本。
    (5)低功耗。嵌入式網關的硬件設計直接決定了其能耗水平，還決定了各種軟件通過優化可能達到的最低能耗水平。因此，要合理地設計硬件系統，有效降低系統能耗。
    (6)具有一定的信號預處理能力。嵌入式系統中微處理器的處理能力較弱，且內存較小，嵌入式網絡的速度普遍不高。這就要求嵌入式網關具有一定的信號預處理能力，包括下變頻功能和FFT變換功能，以此來提高網絡傳輸的效率。

2 分布式干擾系統中嵌入式網關的硬件設計
    嵌入式網關實際上就是一個可實現網絡通信功能的嵌入式系統。隨著FPGA技術的迅速發展，SoPC作為一種特殊的嵌入式系統，具備軟硬件在系統可編程、可裁減、可擴充、可升級的功能，已逐漸成為一個新興的技術方向。因此，本文在設計分布式干擾系統的嵌入式網關時選用基于FPGA的SoPC解決方案，選用的實驗平臺為Xilinx公司的ML402開發平臺。
2．1 分布式干擾系統中嵌入式網關的硬件組成
    圖1表示的是分布式干擾系統中嵌入式網關的硬件組成，這些硬件除A／D、干擾機和控制中心外都集成在一塊ML402評估板上。系統以帶有32位MicroBlaze微處理器軟核的FPGA作為控制中心，處理經A／D變換后的偵察信號數據，然后通過以太網將數據傳送到控制中心，并從控制中心傳回控制參數。DDR_SDRAM作為片外存儲器，用來彌補微處理器內部存儲器容量小的缺點；CF卡存儲系統軟硬件的bit文件和網絡配置文件；串口用來控制具有遠程控制功能的偵察接收機，也可在調試時輸出系統的運行信息。本文設計的嵌入式網關的各功能部件在FPGA內部都以IP核的形式構建并連接，較好地滿足了分布式干擾系統對嵌入式網關硬件設計的要求。

2．2 SoPC的片上總線設計
    受分布式干擾系統體積和電源能量的限制，其網絡通信必須采用猝發通信的方式，這就對嵌入式網關微處理器的處理能力提出了更高的要求。MicroBlaze微處理器的總線是其優于其他同類CPU的重要部分，每種總線都有鮮明的特點和明確的外設。只有合理使用不同的總線來訪問不同的外設，且正確地協調這些總線的工作，才能最大限度地發揮MicroBlaze的優勢。因此，SoPC的片上總線設計是該系統設計的重點。
    Xilinx以IBM CoreConnect總線通信鏈為嵌入式處理器的設計基礎，提供了豐富的接口資源，主要有處理器本地總線(Processor Local Bus，PLB)接口、高速的本地存儲器總線(LMB，Local Memory Bus)接口、快速單連接(Fast Simplex Link，FSL)主從設備接口、緩存鏈路(Xilinx Cache Link，Xilinx，XCL)接口。PLB總線可將外設IP核連接到Microblaze系統中，常用在速度要求不高的場合；LMB專門用于實現對片上的塊RAM的高速訪問；XCL則用于實現對片外存儲器的高速訪問。FSL是Microblaze處理器特有的一個基于FIFO的單向鏈路，可實現用戶自定義IP核與MicroBlaze內部通用寄存器的直接相連，一般用在傳輸速度要求較高的場合。
    在本文設計的分布式干擾系統的嵌入式網關中，SysACE CF卡、中斷控制INTC、GPIO和串口UART與MieroBlaze處理器之間只進行參數傳遞，對速度要求不高，因此使用PLB總線與MieroBlaze處理器和多端口內存控制器(Multi Port Memory Controller，MPMC)相連；MPMC與Mic-roBlaze處理器之間使用XCL相連。自定義IP核FFT輸出信號的頻譜數據，對傳輸速度要求很高，因此使用FSL總線與MicroBlaze內部通用寄存器直接相連。DDC輸出信號的時域數據，對傳輸速度要求最高；為滿足傳輸速度要求，本文參照以太網控制器Soft TEMAC開發了XPS_LL_Exam-ple IP核，通過該IP核的LocalLink接口將信號的時域數據傳輸到MPMC中進行處理。分布式干擾系統的嵌入式網關片上總線設計如圖2所示。

2．3 SoPC的實現
    本文設計的SoPC是利用Xilinx公司的嵌入式開發套件(Embedded Development Kit，EDK)實現的。EDK集成了硬件平臺產生器、軟件平臺產生器、仿真模型生成器、軟件編譯器和軟件調試等工具。用戶使用EDK可以對硬件平臺進行任意的添加和裁減，同時可以方便地添加自定義的IP核，極大地方便了開發過程，提高設計效率。本文利用EDK實現圖2所示的各功能部件IP核的添加，并實現了IP核的地址分配和總線架構、外設接口的連接。

3 分布式干擾系統中嵌入式網關的軟件設計
    分布式干擾系統中嵌入式網關的軟件包括嵌入式操作系統和網絡應用程序。EDK集成了軟件平臺產生器、軟件編譯器和軟件調試等工具，因此，軟件設計也在EDK進行。
3．1 嵌入式操作系統的選用
    嵌入式操作系統是嵌入式軟件技術的核心，介于嵌入式系統硬件和應用程序之間，負責調度并管理應用程序，完成對嵌入式系統硬件的控制和操作。嵌入式操作系統的選用主要考慮實時、高可靠、低功耗、可抑制性和兼容性、軟件開發難易等因素。本文主要是對分布式干擾系統的網絡通信進行技術驗證，因此選擇較為簡單的Xilkernel操作系統。
    Xilkernel是Xilinx公司提供的用于EDK系統的小型、模塊化的嵌入式操作系統。Xilkernel的內核完整，且占用CPU資源較少，運行速度快，是中小型設計的理想操作系統。Xilkernel本身不帶有文件處理系統和TCP／IP協議棧，但與LwIP庫和Treck協議棧具有良好的接口，加上文件系統支持庫LibXil MFS，可形成較為復雜的嵌入式操作系統。
    首先，在EDK的軟件平臺設置中選擇Xilkernel，并選擇相應的文件系統和TCP／IP協議棧，本文選擇xilfatfs文件系統和lwip130協議棧。然后在操作系統和庫函數界面對操作系統進行配置，主要進行輸入／輸出、線程和計時器的設置。最后執行產生庫函數和BSPs文件，即可生成與嵌入式系統硬件平臺相匹配的嵌入式操作系統環境。
3．2 網絡應用程序的開發
    分布式干擾系統中嵌入式網關傳輸的主要數據為偵察信號時域和頻域數據，直接影響著網絡通信的效率，因此，本文只對偵察信號時域和頻域數據的傳輸進行檢測。網絡應用程序采用順序執行的結構方式。為了能夠響應外圍設備的中斷請求，在程序中為多個外圍設備提供了相應的中斷服務程序。網絡應用程序的流程圖如圖3所示。

4 系統調試
    用一根千兆網線將圖1所示的硬件系統與PC機相連，在PC機上開發網絡客戶端程序，發送控制偵察接收機的數據。使用信號線將AR-ONE通信接收機輸出端與A／D板相連，A／D模塊使用ADI公司的模數轉換器(ADC)AD9460。在偵察接收機受控工作時，使用串口線將圖1所示硬件系統與AR-ONE通信接收機串口輸入相連；在偵察接收機自主工作和系統調試時，使用串口線將圖1所示硬件系統與PC機相連，在超級終端中觀察系統運行狀態。將信號源與AR-ONE通信接收機信號輸入端相連。將軟硬件聯合編譯生成的bit文件下載到FPGA開發板上，信號源輸出95.5MHz的FM信號，在PC機上使用無線電監測測向系統進行監測，如圖4、圖5所示。

    經比對，PC機上顯示的正是信號源輸出信號的頻域和時域波形。

5 結語
    本文設計了一個基于FPGA的SoPC，利用此SoPC的網絡功能可實現PC機對通信接收機的控制，并可將接收機偵察信號的頻域和時域波形實時的傳回PC機。同時，基于FPGA IP核的設計，使各功能部件集中在FPGA芯片上，滿足了分布式干擾系統對體積、成本、功耗和靈活性的要求。如再加上無線收發模塊，該SoPC可作為分布式干擾系統網關的一種解決方案。