摘? 要: 在基于CHMM模型的語音識別原理的基礎上，設計了一個以MCU和自行設計的語音識別加速模塊(ASIC模塊)為核心的低成本、高性能的嵌入式語音識別系統。該系統配合外圍電路，能夠獨立完成語音識別工作，并且有大幅度的性能提升，從而使嵌入式語音識別更加方便簡潔。以ARM7作為系統的控制內核，語音識別加速模塊負責完成隱含馬爾可夫模型識別算法中運算量最大的Mahalanobis距離運算部分。該系統具有低成本、高性能、高通用性、可裁剪性強等特點。

　　關鍵詞: 嵌入式語音識別;MCU+ASIC;Mahalanobis距離

　　近年來，新型智能化嵌入式設備已大量走入人們的工作和生活，作為人與智能化終端之間自然快捷的交互控制方式之一，語音識別技術已經逐步進入實用階段。語音識別系統的實用化，尤其是在ARM等嵌入式平臺上實現高性能的語音識別技術一直是近年來語音識別應用領域的一個重點。

　　在汽車電子設備方面，當前的車載設備不斷增多。在大中型城市中，通過全球衛星定位GPRS系統、無線通信技術和無線網絡接入等技術獲取豐富信息已經成為汽車信息化的要求，而駕駛者的眼睛和雙手在行駛過程中的交互壓力將變大。通過高性能的語音交互系統進行車載電子設備的控制已成為汽車電子發展的必要。在以手機為代表的手持移動消費類電子設備中，占有國內國際市場最大份額的諾基亞、三星、摩托羅拉等公司的多款手機已經引入了語音識別功能。隨著人們對手機娛樂性和智能化的不斷追求，高性能、非特定人語音識別將成為手機行業乃至消費類電子的潮流。另外，以普通話學習機為代表的教育電子產品領域中，語音識別技術的應用也日趨重要。隨著中國經濟的快速發展，普通話學習人群已經擴展到全球。嵌入式語音識別技術成為語言學習機與學生交互并對學生發音等狀況作出評價和反饋的關鍵。目前，基于嵌入式的語音識別算法中，CHMM算法的性能較其他算法更為突出^[1-2]。因此，基于CHMM算法的高性能、低功耗、低成本、通用性強的語音識別系統的研發越來越成為必要。

　　當前，實現嵌入式語音識別的硬件架構主要有單MCU模式、MCU+DSP模式兩種。本文結合CHMM語音識別算法特點提出將占總運算量比例最高的Mahalanobis距離部分映射為語音識別加速ASIC模塊，配合主控MCU完成語音識別的MCU+ASIC方案。由于硬件方式實現算法的關鍵部分速度很快，MCU可在較低時鐘頻率下完成語音識別處理的功能，從而大大降低嵌入式語音識別的成本和功耗，并使之具有一定的通用性。三種方式的優缺點比較如表1。

?

?

1 語音識別算法優化關鍵

　　為了獲得較好的識別性能，目前的非特定人語音識別主要采用識別率較高的連續隱含馬爾科夫模型CHMM(Continuous Hidden Markov Model)算法。基于CHMM模型的嵌入式語音識別算法，根據其功能，通常包括語音特征提取、輸出概率計算(分數計算)和詞條網絡搜索(Viterbi搜索)三個部分^[5]，其中，輸出概率計算包括Mahalanobis距離和對數域加法兩部分，CHMM算法結構如圖1。

?

?

　　在基于DSP實現該算法并針對DSP進行良好匯編優化的系統中發現，輸出概率計算部分占到了總運算量的80%。其中，Mahalanobis距離計算部分占到整個運算的55%。而在針對DSP優化前，Mahalanobis距離計算占到了整個運算量的80%^[6]。

　　將該算法移植到S3C44BOX(ARM7)硬件平臺上并對算法進行代碼優化后各部分計算所占的比例見表2。測試條件為8kHz采樣率、16bit量化語音輸入下得到的數據，候選識別詞條數為100條。

?

?

　　由表2可以看出，Mahalanobis距離計算部分的效率仍然是整個識別系統性能的瓶頸。因此，將Mahalanobis距離模塊映射成為硬件加速模塊實現，則可以大大優化整個系統的性能，從而可以在較低的主MCU時鐘頻率下完成語音識別處理。

　　下面介紹Mahalanobis距離算法的原理。

　　在嵌入式語音識別系統中，一般采用多高斯混合概率密度函數作為CHMM模型的狀態輸出概率密度分布函數，如式(1):

2 系統硬件結構設計

　　在ARM+ASIC模式下，主控ARM7與語音識別加速ASIC模塊之間的通訊通常有三種模式。

　　(1)語音識別加速模塊通過ARM的協處理器端口與ARM進行通訊。這種方式下加速模塊的數據需要通過主控ARM進行寄存器操作將數據傳遞給加速模塊，語音識別加速模塊與主處理器的配合要求高、難度大，同時，主處理器先得到數據再傳遞給加速模塊會導致指令效率變低。另外，ARM公司的協處理器端口和協議未開放，成本較高。

　　(2)ARM主控制器與語音識別加速模塊通過一塊內嵌在ASIC中的SRAM進行通訊。加速模塊的外特性如同一塊SRAM，ARM通過通用外總線與加速模塊進行通訊，適合于單器件的外加速模塊設計。這種總線通訊方式不能達到很高的通訊速率，速度瓶頸主要存在于SRAM的數據讀寫處，但加速模塊的通用性和可裁剪性變強，支持更高版本的ARM和其他MCU，同時，加速模塊設計相對獨立，設計實現相對容易。

　　(3)語音識別加速模塊通過ARM的AHB(Advanced High performance Bus)總線進行通訊，而加速模塊作為第二主設備可以奪取ARM的總線控制權進行與主存的數據交換^[7]。這種模式下需要符合AMBA總線規范，可以高效地進行數據讀取和運算。另一方面，這種模式在電路時序等方面設計的較復雜，適用于開發加速IP模塊^[8]，并且僅針對ARM的AHB總線規范。

????通過以上三種方式的對比，考慮到設計目標要求的低工作頻率，本文采用第二種方式實現系統的硬件架構。系統的硬件架構如圖2，系統以ARM內核與自行設計的Mahalanobis距離加速模塊為核心，配合外圍電路完成識別功能。

?

　　圖3是Mahalanobis距離加速模塊的整體結構。其中數據通路包括絕對值運算單元和乘乘加運算單元兩個子模塊，通過內置的SRAM與外界進行通訊。

?

?

　　Mahalanobis距離的核心運算主要是絕對值、乘法(平方)累加運算。這些運算單元將構成Mahalanobis距離計算模塊的基本數據通路。采用SRAM作為與主控MCU的數據通訊接口，用于存儲說話人語音特征和模型狀態特征，并將計算結果返回給主控MCU。模塊內部通過一個地址產生單元來對存儲單元中的數據進行選擇。通過控制電路對數據通路和地址產生單元的時序進行調度，使其能高效工作。圖3是Mahalanobis距離計算模塊的整體結構圖，其中數據通路包括絕對值運算單元和乘乘加運算單元兩個子模塊，并采用流水線結構完成公式(2)中的所有運算。

　　絕對值運算單元的結構如圖4所示。輸入A和B均為2個有符號16位數，輸出C=|A-B|。

?

?

　　乘平方累加運算單元的結構如圖5所示。

?

3 驗證系統工作原理及實驗結果

　　系統由主控端和FPGA端構成。主控端由三星公司的S3C44B0X處理器配合A/D和D/A電路、控制電路、JTAG調試電路、FPGA板接口、存儲器擴展、揚聲器及話筒等硬件資源構成。S3C44B0X硬件平臺系統結構如圖6。

?

?

????FPGA端以Xilinx VertexII系列的XC2V2000為主芯片，配合存儲器、JTAG調試電路、ARM板接口電路構成，系統結構如圖7。

?

?

　　經過上述測試平臺驗證，以同表2的測試條件下得到的數據如表3。

?

?

　　由表3中結果可以看出，經過硬件優化后，ARM上的Mahalanobis距離部分的運算優化為原來的35.60%，這部分運算來自于對加速模塊的指令操作以及數據讀寫和等待。而識別全過程的計算量優化為計算前的48.58%。大大優化了整個系統的識別性能。

　　本文提出了一種基于ARM和ASIC硬件加速模塊的嵌入式語音識別系統解決方案，并在ARM+FPGA平臺上得以驗證。此方案大大提高了嵌入式語音識別系統的性能，降低了成本。該系統架構具有較強的通用性和擴展性，可以應用于以更高端的ARM內核或其他MCU為主控內核的系統中。由于ASIC硬件加速模塊采用通用總線通訊模式，因此也可以作為單獨的硬件模塊運用于許多實時語音識別平臺。

?

參考文獻

[1] RABINER L R.A tutorial on hidden markov models and?selected applications in speech recognition[J].IEEE transactions，Speech Audio Processing，1989，77(2):257-285.

[2] 陳方，高升.語音識別技術及發展[J].電信科學，1996，12(10):54-57.

[3] 楊之佐，董明，劉加，等.語音識別SoC UniLite的系統設計[J].計算機工程，2006，32(21):197-199.

[4] DONG Ming，LIU Jia，LIU Runsheng.Speech interface?ASIC of SOC architecture for embedded application[C].ICSP′02，Piscataway，2002，402-405.

[5] 朱璇.基于子詞的嵌入式語音識別系統[D].清華大學博士論文，2003.

[6] 董明，劉加，劉潤生.高性能漢語數碼語音識別芯片系統[J].清華大學學報(自然科學版)，2003，43(9):1257-1260.

[7] HAN Ke，DENG Zhong Liang，SHU Qiong.Verification of?AMBA Bus Model Using SystemVerilog[C].Electronic Measurement and Instruments，2007.ICEMI′07.8th International?Conference，Aug.16-July 18，2007，1-776-1-780.

[8] LIN Shun Chieh，WANG Jia Ching，WANG Jhing Fa.An?ARM-Based System on a Programmable Chip Architecture for Spoken Language Translation[J].Circuits and Systems II:Express Briefs，IEEE Transactions，2007，54(9):765-769.