半導體器件技術

　　在RF領域中, 性能、工藝的要求要比數字集成電路本身復雜得多。其中，功耗、速度、成品率是最主要的參數。同時，RF IC還要考慮到噪聲(寬帶和窄帶)、線性度、增益和功效。這樣, 應用于RF IC中的優化器件一直在不斷完善和發展。不同的RF功能部分將在不同的半導體器件工藝上實現。目前，RFIC中使用的半導體工藝主要有Si、SiGe、GaAs和InP。他們在無線通信中的主要應用范圍如圖1所示。

　　●硅器件：硅集成電路計有硅雙極晶體管(Si-Bipolar Transistor)、硅-互補式金氧半導體(Si-CMOS)、硅雙極互補式金氧半導體(Bi-CMOS)或硅鍺異質接面雙極晶體管(SiGe HBT)。

　　目前通信的頻率大抵在2 GHz以下，除功率放大器外，硅集成電路在射頻/中頻模塊較占優勢，硅工藝因具有大量的產能，可以由射頻/中頻/基頻組成單芯片混合模式集成電路(single chip mixed mode IC)，并且可以單電源操作，在價格、積體化程度上遠超過砷化鎵器件，砷化鎵與硅集成電路，因為材料特性的不同，設計的方法也大不相同，硅材料由于沒有半絕緣基板(Semi-insulation substrate)，等于在一個高損耗的基板上做電路設計，再加上器件本身的增益較低，若要達到與砷化鎵相當的高頻電性，硅RFIC全系于晶體管微小化(如次微米RF CMOS)或材料結構的改善(如SiGe異質接面晶體管)，來提高器件的特征頻率fT。也必須借助溝槽隔離(trench isolation)等工藝，提高電路間的隔離度與Q值，工藝繁復、光罩數眾多，不良率與成本也大幅提高，高頻模型也因為雜散效應明顯，不易掌握。目前硅工藝已可勝任超過5 GHz以上的RFIC，但對具低噪聲放大器、高功率放大器與開關器等射頻前端仍有不足，故硅工藝的器件，將被定位于中頻模塊或低層(low tier)的射頻模塊。

　　需要特別指出的是，在無線收發器中，數字信號處理部分使用標準Si-CMOS工藝，通常占到芯片面積的75%以上,集成度及功耗等指標的要求使得他不可能用CMOS以外的其他工藝實現,所以只有實現CMOS集成射頻前端,才能實現單片集成的收發器并最終實現單片集成的移動通信產品。目前隨著CMOS工藝的發展,它的單位增益截止頻率已經接近GaAs水平,同時出現了一些采用CMOS工藝實現的射頻前端的單元電路及收發器。這也使得采用CMOS工藝實現移動通信產品的單芯片集成成為可能。此外，CMOS工藝與其它工藝相比，集成度更高，成本低，功耗低，使得對它成為RFIC發展的主流方向。

　　●砷化鎵器件：砷化鎵器件在高頻、高功率、高效率、低噪聲指數的電氣特性均遠超過硅器件，空乏型砷化鎵場效晶體管(MESFET)或高電子遷移率晶體管(HEMT/PHEMT)，在3 V電壓操作下可以有80 %的功率增加效率(PAE: Power added efficiency)，非常適用于高層(high tier)的無線通信中長距離、長通信時間的需求，然而二者皆需要負電源，將增加產品使用的成本，HEMT器件繁復的長晶與閘級寬度的控制，也影響工藝之一致性及易產性。增進型(enhancement mode) E-mode MESFET/ HEMT，因為無需負電源，同時可維持其功率放大器之優良特性，惟其輸出功率將被限制。異質雙極晶體管(HBT)是另外一無需負電源的砷化鎵器件，其功率密度(power density)、電流推動能力(current drive capability)與線性度(linearity)均超過FET，適合設計高功率、高效率、高線性度的微波放大器，HBT為最佳器件的選擇。而HBT器件在相位噪聲，高gm、高功率密度、崩潰電壓與線性度上占優勢，另外它可以單電源操作，因而簡化電路設計及次系統實現的難度，十分適合于射頻及中頻收發模塊的研制，特別是微波信號源與高線性放大器等電路。

　　電路CAD技術

　　對集成電路設計來說，設計方法和高水平的計算機輔助設計工具是成功的關鍵。對于通常的VLSI，有包括從綜合、模擬、版圖設計、驗證、測試生成等在內的一系列工具來支持整個設計過程。但對RFIC，目前尚不具備一整套完善的CAD工具，主要的前端設計工具是電路級的模擬或仿真。

　　●SPICE仿真的不足

　　通常的電路模擬使用的是以SPICE為代表的模擬技術，它支持多種仿真，見表1。但由于RFIC的特點，用這類電路模擬技術存在很多困難。

　　首先，RFIC的設計指標大多是電路處于穩態時的指標，如功率增益、交調與畸變等，用SPICE的時域模擬必須經過一個瞬態過程才能到達穩態，對有較長瞬態過程的電路，要耗費大量的計算。

　　其次RFIC通常存在兩個或多個頻率或變化速度相差懸殊的信號。典型的情況是混頻器，載頻與信號頻率往往相差幾個數量級。其它如PLL的捕捉過程，振蕩器的起振過程等，用SPICE來模擬這些情況效率都很低，因模擬所需時間取決于最慢分量，而時間步長取決于最快分量。

　　另外RFIC中存在互連、封裝等分布的寄生元件，SPICE也無法處理。這些元件準確的特性要由電磁場分析給出，一般適宜在頻域中描述，不能直接用于時域中的分析。

　　最后，噪聲是決定IC系統性能，如信噪比，誤比特率的一個重要因素，但SPICE只能對線性放大器、且噪聲源為平穩隨機過程的情形作噪聲分析，而對RFIC系統中的非線性電路，如混頻器、振蕩器，因噪聲受到大信號的調制，統計特性不再是平穩的，且混頻噪聲與振蕩器的相位噪聲特性不同，不能用SPICE中線性電路的噪聲分析方法。

　　●RF電路仿真技術

　　由于上述原因，以SPICE為代表的傳統電路模擬無法滿足RFIC分析的需要。為此，在過去十幾年中發展了專門針對射頻與微波通信電路的模擬、仿真技術。

　　時域方法：時域仿真一般是在假設電路的穩態相應是周期的前提下求解電路時域微分方程組，即v(0)=v(T),其中，v是節點電壓向量，T是周期，v(0)是節點電壓零時刻的初始向量，v(T)是T時刻的節點電壓向量，然后找到使方程有周期解的初始狀態v(0)。對于激勵信號是周期信號的電路，周期T是已知量，但對于振蕩電路，它的周期一般是未知的，所以除了確定v(0)外，還要確定周期T。

　　解上述方程組最常用的方法是牛頓試射法。它的基本原理是：假設電路相應的周期T已知，在某個初始狀態下，在周期T 內對電路做傳統的電路瞬態分析，判斷v(0)=v(T)是否滿足，如不滿足，令v(0)=v(T)，再做瞬態分析，如此迭代下去，直到找到滿足v(0)=v(T)的初始狀態。圖2是進行了5次牛頓迭代的v(t)波形。

　　在上述過程中，要做大量的矩陣運算，因此這對電路的規模有限制，目前的仿真一般不超過300個節點。

　　試射法是時域中的方法，電路非線性的強弱或信號是否接近正弦不影響方程規模與內存量，迭代的收斂性取決于v(T)與v(0)之間關系非線性的程度，而不是電路本身的非線性，因此對一些強非線性電路也能收斂。它的缺點是較難處理分立元件。在時域中，要想準確地計算失真，需要選擇合適地仿真允差和算法。

　　諧波平衡法：諧波平衡是一種在頻域求電路穩態響應的方法。首先將信號表示成為傅立葉展開的形式，在節點處的各次諧波分量都列寫KCL方程組，把時域中的微分方程轉化為頻域中的代數方程，然后用牛頓迭代求解傅立葉系數。需要特別注意的是由于非線性元件的特性表示是在時域中的，因此它們的計算要先在時域中進行，再使用傅立葉變換將它們變換到頻域。而要計算時域的非線性電阻電流與非線性電容電荷，又要先用逆傅立葉變換將激勵信號V（ω）轉換到時域。

　　諧波平衡法實質上是頻域中的非線性分析方法，適合于對非線性不強的電路做近似正弦的穩態分析，如放大器的畸變與交調分析。當電路的非線性較強時，就要取基波的很多次諧波分量來模擬失真的正弦信號，失真越大，取的諧波次數就越多，這樣就會使方程規模增大成非線性時的另一困難是迭代時更難收斂。

　　結語

　　射頻集成電路的發展方向是更高的頻率應用范圍和更寬的帶寬，這在實現上需要半導體技術新工藝的不斷發展，在設計中需要更加精確和可靠的CAD技術支持。