摘? 要: 基于微機主要部件的抗擾性能試驗,提出了幾種在單片微機上行之有效的軟件抗干擾對策,探索了抗干擾程序的原理及設計方法。
關鍵詞: 工業控制? 單片計算機? 軟件抗干擾
?
對于研制微機工控系統的科技人員而言,系統自身及應用環境產生的各種電磁噪聲仍是普遍的困擾因素。許多應用系統在進行仿真調試和實驗室內的聯機試運行時都是成功的,然而一旦進入現場使用,系統則會產生預料以外的誤動作或誤顯示,嚴重時甚至導致前期研制成果基本失效,浪費了寶貴的時間和人力物力。因此,如何在系統研制的過程中對干擾源進行正確的分析,如何提高系統各部分及整體抗電磁干擾的能力,已經日益引起人們的高度重視。以往對于電磁干擾的抑制主要側重于采取硬件措施,例如電磁隔離、去耦濾波、噪聲補償、CPU“看門狗”等。
筆者在研制數控設備的過程中對單片機受到的常見干擾進行了試驗分析,采用了相應的軟件抑制及補償措施,室內模擬噪聲測試和現場使用均證明了這些方法的有效性。
1 單片機的各部分對干擾信號的反應
單片機屬于數字系統,各邏輯元件都有相應的閾電平和噪聲容限,外來噪聲只要不超過邏輯元件的容限值,整個系統就能維持正常。然而一旦侵入系統的噪聲超過了某種容限,此干擾信號就會被邏輯器件放大、整形,成為產生誤動作的重要原因。倘若干擾改變了觸發器或存儲器的信息,則在噪聲消失后系統也不能恢復正常運行。因此,在分析計算機系統受干擾的原因時,應當注意其對噪聲信號的存儲或滯留特性。
我們借鑒美國電器制造商協會(NEMA)提出的工控微機抗擾度試驗標準,將放電干擾電壓提高到2kV,檢測常用的MCS—51系列芯片各部分的超?？箶_能力和受擾結果,以分析確定相應的軟件對策。試驗原理及觸點的放電波形、電纜感應的干擾電流波形分別如圖1～圖3所示,試驗時將圖1中剩余的電纜芯線分別接到集成電路的受試引腳上,每次干擾試驗持續6min。
1.1 中央處理器CPU
CPU屬于高速數字器件,易受干擾的有運算器、控制器和控制寄存器。當電磁干擾信號竄入時,CPU將錯誤地執行指令,引起誤動作或者錯誤的結果;而控制寄存器中的信息如果被噪聲修改,將導致初始化錯誤、尋址失敗乃至系統癱瘓。試驗表明,干擾信號大多數由總線導入CPU內;其中與外界聯系最頻繁、因而最容易受干擾的是程序指針PC,這種干擾往往引發致命錯誤,屬于重點防范和重點糾錯的對象。
1.2 特殊功能寄存器SFR
SFR包括各種I/O端口的寄存器、各種片內部件的工作方式寄存器，以及堆棧指針、數據指針等等,其特點是傳遞數據的速度高,能夠與CPU的運行密切配合。如果某個SFR被干擾信號改寫,則意味著程序運行的結果異常,輕者改變單片機內各部件的操作控制,重則導致整個系統的輸出紊亂,引發故障或安全事故。因此,對于與程序有關的SFR內容必須提供及時有效的保護。
1.3 存儲器MEM
微處理機的存儲器包括片內存儲器及片外擴展的存儲器。為了增強抑制噪聲的能力,工控計算機的數據存儲器和程序存儲器一般分屬兩個器件。噪聲試驗表明:程序存儲器(EEPROM或者EPROM)的抗擾度最高,經過引腳噪聲超常耦合試驗后芯片內容毫無變化;單片機內部的數據存儲器(片內RAM)抗擾度也較為滿意,經過9次試驗后僅有兩個字節的內容發生了改變,累積變化率不到1%;片外RAM(6264)的抗擾性能相對較差,在6次試驗后,其內容的累計變化率已達8.05%。因此,在干擾信號較強的環境中運行的工控微機,其較持久的和重要的數據應當保存在片內RAM之中,在擴展的RAM中只宜保存臨時數據(中間變量),否則應當采用后述方法在應用程序中實施數據恢復。
2 軟件補償措施
對于已經侵入微處理機的噪聲,必須采取能夠維持系統功能的對應措施,以免出現意外停機或意外啟動,甚至引起惡性事故。對CPU的誤動作和各種存儲器內容的誤修改,在應用軟件中插入相應的程序模塊,進行主動補償是一種簡便而可靠的方法。
2.1 主動初始化
這里的“初始化”泛指在各段程序中,對單片機及片外擴展器件的各種功能、端口或者方式、狀態等采取的永久性的或者臨時的設置。我們不僅要保證上電或復位后軟件能夠正確地實現各種級別的初始化,而且在程序中每次使用某種功能前,都要再一次對相應的控制寄存器設定動作模式。實踐證明,這一措施可以大大提高系統對于入侵干擾的自恢復性能。
2.2 數據冗余化
在噪聲幅度較大的環境中,采用冗余數據法可以明顯地增加系統的可靠性,這種方法對于傳輸系統的永久性硬件故障或者干擾引入的數據錯誤都具有明顯的糾錯效果。采用的主要措施是給重要的數據添加冗余位,延長數據—代碼之間的漢明(hamming)距離以增強檢測和糾正錯誤的能力。圖4表明了這種方式的原理,完全無冗余性的代碼漢明距離為1。
冗余化碼系在遠距離數字通訊傳輸技術中應用較為普遍,但在工業控制中的應用尚不多見。圖4A代表工控技術中的一般數據碼,無檢測錯誤的能力。奇偶校驗則是在數據中增加1位冗余位(圖4B),使漢明距離變為2,因此可以檢測奇數位錯誤。若再增加冗余位使碼系間的漢明距離延長為3(圖4C),還可具有校正1位錯誤的能力。在干擾信號特別強烈的場合中,控制或采集終端與上位機之間的串行傳送還可以考慮采用循環冗余校驗(CRC)手段來增加數據的可靠性。
2.3 重復執行
程序指令在執行的過程中或者保持(鎖存)之后,都有可能被噪聲修改而導致控制失效乃至引發事故,為此應當盡量增加重要指令的執行次數以糾正干擾造成的錯誤。對于頻率較低的傳感器數據,建議在有效時間內多次采集并比較;對于控制外部設備的指令,則需要多次重復執行以確保有關信號的可靠性。為達此目的,可把重要的指令設計成定時掃描模塊,使其在整個程序的循環運行過程中反復執行。如此即使干擾信號改寫了指令內容,也能在受控設備的反應時間內自動恢復正常。
2.4 重要數據的保護和恢復
編寫專門的數據保護子程序,是提高工控微機系統可靠性的有效途徑。在編寫程序的過程中,對于由指令改變結果性質的數據,可以考慮在每次改變后都盡可能地保護起來,以便在需要時能夠恢復正確值。 對于大多數工控微處理機而言,在運行錯誤而強制“復位”之后,I/O端口和特殊寄存器SFR中的內容都將變成芯片出廠時的設定值[4],這很可能會引起整個系統的運行混亂。因此計算機在重新啟動后,應當首先執行數據恢復程序,把控制端口等重要寄存器被保護的內容恢復還原?；谇笆龅脑囼灲Y果,保護數據最可靠的地址位于微處理機的片內RAM;若數據的保護量較大,則建議擴展非易失性的SRAM作為片外數據存儲器。這種新型芯片具有很高的抗干擾性能,其缺點是目前的價位較高。
3 片內軟WDT監控
“看門狗”(WDT)已經成為工控微機必不可少的成員之一,其通常采用軟件與片外專門電路相結合的技術,來防止CPU程序的“跑飛”。我們在課題的研究過程中注意到,利用微處理機內部閑置的定時/計數器,配合以適當的程序就可以方便地構成WDT,在PC異常時能夠及時有效地強制“軟復位”而恢復系統的正常運行。
3.1 基本原理
與前面提及的軟件補償措施相配合,此WDT可以有效地防止由于CPU的PC“飛出”正常運行的程序區域而導致的系統癱瘓。用微處理機片內的一個定時器單元接收內部時鐘提供的穩定脈沖,當此定時器溢出(加法型)或者為零(減法型)時提出中斷請求;對應的中斷服務程序使PC回到初始化程序的第一行,從而實現強制性“軟復位”。 程序正常運行時,軟件每隔一定的時間(小于定時器的溢出周期)給定時器清零或置數,即可預防溢出中斷而引起的誤復位。
3.2 設計示例
下面以常用的MCS-51系列單片機的T0為例,介紹軟WDT的設計思路。
首先,在初始化程序塊中設置T0的工作方式,并開啟其中斷和計數功能。設主頻為12MHz,T0為8位計數器,則:
最大計數值為 28-1=255
計數速率是主頻的112(1次/μs),故:
溢出周期為(255+1)÷1=256μs
其次,計算各條指令的執行耗時,以適當的間隔設置 T0=0。由于MCS—51系列單片機的指令集中只有“乘”、“除”兩條指令耗用4個機器周期,其它均只耗用1～2個機器周期,為保險起見簡化為“每條指令均耗用2個機器周期”,即每執行一條指令耗用2μs。據此可以推算出“清零定時器T0”的指令執行間隔應當少于:
256÷2=128(條)
即每執行不多于128條程序指令(計入多次循環執行的指令),就應當執行一條清零T0的指令,以防止軟復位被誤執行。
第三,設計T0溢出所對應的中斷服務程序。此子程序只須一條指令,即在T0對應的中斷向量地址(000BH)寫入“無條件轉移”命令,把PC 拖回整個程序的第1行,對單片機重新進行初始化并獲得正確的執行順序。由于這條中斷指令并沒有結束中斷子程序就轉出去了,為了能夠繼續響應其它的中斷請求,可以在程序的初始化功能塊中把SP定高2字節,在此2字節中寫入“中斷返回” (RETI)之后應執行指令的地址,以便RETI執行后自動彈棧裝入PC,并在初始化程序結束前寫上RETI指令。
在工業控制系統的研制過程中,微機的抗干擾性能是系統成敗的關鍵之一。數十年來,人們已經研究出了許多抗干擾的硬件措施,包括采用凈化電源、接地、屏蔽、光電耦合、數據濾波及延時除顫等等。本文針對微處理機易受干擾的部件提出了軟件抗干擾的一些方案,實用表明具有較高的經濟性和可靠性,很容易將其結合進工業控制程序之中,不失為一類簡便而有效的抗擾手段。
?
參考文獻
1 張國屏.電子儀器的干擾和抑制.北京:水利電力出版社,1989
2 郝鴻安.常用數字集成電路應用手冊.北京:中國計量出版社,1987
3 山崎弘郎.電子回路のぅ???技術,?—?社,1981
4 黃一夫.微型計算機控制技術.北京:機械工業出版社,1990
5 周? 斌.機電一體化實用技術手冊.北京:兵器工業出版社,1994協作單位