實時信號處理系統要求必須具有處理大數據量的能力，以保證系統的實時性；其次對系統的體積、功耗、穩定性等也有較嚴格的要求。實時信號處理算法中經常用到對圖象的求和、求差運算，二維梯度運算，圖象分割及區域特征提取等不同層次、不同種類的處理。其中有的運算本身結構比較簡單，但是數據量大，計算速度要求高；有些處理對速度并沒有特殊的要求，但計算方式和控制結構比較復雜，難以用純硬件實現。因此，實時信號處理系統是對運算速度要求高、運算種類多的綜合性信息處理系統。
1 信號處理系統的類型與常用處理機結構
　　根據信號處理系統在構成、處理能力以及計算問題到硬件結構映射方法的不同，將現代信號處理系統分為三大類：
　　·指令集結構(ISA)系統。在由各種微處理器、DSP處理器或專用指令集處理器等組成的信號處理系統中，都需要通過系統中的處理器所提供的指令系統(或微代碼)來描述各種算法，并在指令部件的控制下完成對各種可計算問題的求解。
　　·硬連線結構系統。主要是指由專用集成電路(ASIC)構成的系統，其基本特征是功能固定、通常用于完成特定的算法，這種系統適合于實現功能固定和數據結構明確的計算問題。不足之處主要在于：設計周期長、成本高，且沒有可編程性，可擴展性差。
　　·可重構系統?；咎卣魇窍到y中有一個或多個可重構器件(如FPGA)，可重構處理器之間或可重構處理器與ISA結構處理器之間通過互連結構構成一個完整的計算系統。
　　從系統信號處理系統的構成方式來看，常用的處理機結構有下面幾種：單指令流單數據流(SISD)、單指令流多數據流(SIMD)、多指令流多數據流(MIMD)。
　　·SISD結構通常由一個處理器和一個存貯器組成，它通過執行單一的指令流對單一的數據流進行操作，指令按順序讀取，數據在每一時刻也只能讀取一個。弱點是單片處理器處理能力有限，同時，這種結構也沒有發揮數據處理中的并行性潛力，所以在實時系統或高速系統中，很少采用SISD結構。
　　· SIMD結構系統由一個控制器、多個處理器、多個存貯模塊和一個互連網絡組成。所有“活動的”處理器在同一時刻執行同一條指令，但每個處理器執行這條指令時所用的數據是從它本身的存儲模塊中讀取的。對操作種類多的算法，當要求存取全局數據或對于不同的數據要求做不同的處理時，它是無法獨立勝任的。另外，SIMD 一般都要求有較多的處理單元和極高的I/O吞吐率，如果系統中沒有足夠多的適合SIMD 處理的任務，采用SIMD 是不合算的。
　　· MIMD結構就是通常所指的多處理機，典型的MIMD系統由多臺處理機、多個存儲模塊和一個互連網絡組成，每臺處理機執行自己的指令，操作數也是各取各的。MIMD結構中每個處理器都可以單獨編程，因而這種結構的可編程能力是最強的。但由于要用大量的硬件資源解決可編程問題，硬件利用率不高。
2 DSP+ASIC結構
　　隨著大規?？删幊唐骷陌l展，采用DSP+ASIC結構的信號處理系統顯示出了其優越性，正逐步得到重視。與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優勢，而且在大批量應用時，可降低成本。
　　現場可編程門陣列(FPGA)是在專用ASIC的基礎上發展出來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規模集成電路相比，其優點主要在于它有很強的靈活性，即其內部的具體邏輯功能可以根據需要配置，對電路的修改和維護很方便。目前，FPGA的容量已經跨過了百萬門級，使得FPGA成為解決系統級設計的重要選擇方案之一。
　　DSP+FPGA結構最大的特點是結構靈活，有較強的通用性，適于模塊化設計，從而能夠提高算法效率；同時其開發周期較短，系統易于維護和擴展，適合于實時信號處理。
　　實時信號處理系統中，低層的信號預處理算法處理的數據量大，對處理速度的要求高，但運算結構相對比較簡單，適于用FPGA進行硬件實現，這樣能同時兼顧速度及靈活性。高層處理算法的特點是所處理的數據量較低層算法少，但算法的控制結構復雜，適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現。
3 線性流水陣列結構
　　在我們的工作中，設計并實現了一種實時信號處理結構。它采用模塊化設計和線性流水陣列結構(圖1)。

　　這種線性流水陣列結構具有如下特點：
　　·接口簡單。各處理單元(PU)之間采用統一的外部接口。
　　·易于擴充和維護。各個PU的內部結構完全相同，而且外部接口統一，所以系統很容易根據需要進行硬件的配置和擴充。當某個模塊出現故障時，也易于更換。
　　·處理模塊的規范結構能夠支持多種處理模式，可以適應不同的處理算法。
　　每個PU的核心由DSP芯片和可重構器件FPGA組成，另外還包括一些外圍的輔助電路，如存儲器、先進先出(FIFO)器件及FLASH ROM等(圖2)?？芍貥嬈骷娐放cDSP處理器相連，利用DSP處理器強大的I/O功能實現單元電路內部和各個單元之間的通信。從DSP的角度來看，可重構器件FPGA相當于它的宏功能協處理器(Co－processor)。
　　PU中的其他電路輔助核心電路進行工作。DSP和FPGA各自帶有RAM，用于存放處理過程所需要的數據及中間結果。FLASH ROM中存儲了DSP的執行程序和FPGA的配置數據。先進先出(FIFO)器件則用于實現信號處理中常用到的一些操作，如延時線、順序存儲等。
　　每個PU單獨做成一塊PCB，各級PU之間通過插座與底板相連。底板的結構很簡單，主要由幾個串連的插座構成，其作用是向各個PU提供通信通道和電源供應。可以根據需要安排底板上插座的個數，組成多級線性陣列結構。這種模塊化設計的突出優點在于，它使得對系統的功能擴充和維護變得非常簡單。需要時，只要插上或更換PU電路板，就可以實現系統的擴展和故障的排除。每一級PU中的DSP都有通信端口與前級和后級PU電路板相連，可以很方便地控制和協調它們之間的工作。

4 應用實例
　　我們應用上述線性流水陣列結構實現了一個實時目標檢測系統，該系統的任務主要是接收攝像頭輸出的灰度圖象，經預處理、編碼、直線擬合和目標識別后，輸出結果到PC機顯示。在這個任務中，預處理模塊包括抽樣、卷積和編碼等步驟，屬于低層的處理，其運算數據量大，但運算結構較規則，適于用FPGA進行純硬件實現；而直線擬合及目標識別等高層圖象處理算法，所處理的數據量相對較少，但要用到多種數據結構，其控制也復雜得多，我們用DSP編程來實現。
　　重構處理模塊采用的是Xilinx公司的XC5200系列FPGA芯片。這是一種基于SRAM的現場可編程門陣列。表1給出了XC5200 系列FPGA的一些參數。

　　XC5200系列FPGA邏輯功能的實現由內部規則排列的邏輯單元陣列(LCA)來完成，它是FPGA的主要部分。LCA的核心是可重構邏輯塊(CLB)，四周是一些輸入/輸出塊(IOB)。CLB和IOB之間通過片內的布線資源相連接。LCA由配置代碼驅動，CLB和IOB的具體邏輯功能及它們的互聯關系由配置數據決定。整個FPGA模塊的設計實現在Xilinx公司的Foundation 2.1i開發平臺上完成。該系統支持設計輸入、邏輯仿真、設計實現(設計綜合)和時序仿真等系統開發全過程。
　　在選用DSP芯片時，主要應考慮性能能否滿足快速判讀算法的要求，具體說就是要求選擇那些指令周期短、數據吞吐率高、通信能力強、指令集功能完備的處理器，同時也要兼顧功耗和開發支持環境等因素。表2列出了一些常用微處理器的性能參數。