近年來，隨著電子產品的日益復雜化和多樣化，對穩壓電源的要求不斷提高，促使穩壓電源向高穩定性、高集成度和低功耗等方向發展。而低壓差（LDO）穩壓器由于其結構簡單、成本低、功耗低等優點，在便攜式電子產品(如筆記本電腦、手機和PDA等)中得到了十分廣泛的應用[1-2]。

    當LDO的電源電壓或負載有一個快速的變化時，輸出電壓會有一個短暫的尖峰脈沖，此尖峰脈沖會導致大多數的電路工作不穩定，因此，改善電路的瞬態性能十分重要[3]。傳統的LDO結構中，電路多使用單級誤差放大器，這種結構從輸出電壓發生變化到反饋給誤差放大器做出調整有一定的遲滯，導致輸出產生尖峰脈沖。為了減小遲滯時間、改善瞬態性能，設計了一種采用米勒補償的兩級誤差放大器結構，第一級主放大器決定LDO的主要性能參數，第二級放大器對輸出瞬變做出快速響應，從而改善電路的瞬態響應性能。這種結構無需片外電容，芯片面積小，可在片上集成。
1 工作原理與性能分析
    圖1為傳統的LDO結構，主要由帶隙基準源、誤差放大器、功率調整管和反饋網絡等四部分組成。基準源給誤差放大器提供一個基準電壓，電阻反饋網絡將輸出電壓分壓后反饋給誤差放大器，放大器將基準電壓和反饋電壓比較后的差值進行放大后輸出作為調整管的柵極電壓，改變調整管的電流，進而調整輸出電壓，使輸出電壓保持恒定。輸出電壓的表達式為VOUT=VREF(1+Rf1/Rf2)，當基準電壓確定后，輸出只與反饋電阻有關系。因此，可通過改變反饋電阻的比值來改變輸出電壓的大小，實現多值輸出。

    傳統的LDO結構采用ESR(Equivalent Series Resistance)補償，CL是輸出端外接的大電容，RESR為串聯等效電阻，利用CL與RESR產生的零點對電路中的第一非主極點進行補償，使電路達到穩定[4]。這種補償方式需要電容和電阻的取值在一定的范圍內才能使環路穩定。而電阻值容易受到環境溫度和工藝等因素的影響，所以補償不精確，環路穩定性較差[5]。且補償電容需大面積片外電容，使得芯片面積較大，不能滿足高集成度的要求。
    本設計針對傳統結構的諸多缺點做了有效的改進。如圖2所示，設計了一種兩級誤差放大器結構的LDO線性穩壓器。主放大器A1是標準的折疊式共源共柵放大器，這種結構使電源抑制特性和輸入共模范圍得到改進[6]，它決定了LDO的主要性能參數，用來確保LDO的良好性能；放大器A2是一個快速放大器，其結構如圖3所示，只有增益級和一個AB類輸出級，主要對LDO輸出電壓進行監控，AB類放大器可縮短充電時間[7]，以快速響應瞬變，進而進行調節。

    當需供電電路在不同模式之間切換時，負載電流會有一個快速的變化，從而導致輸出電壓改變，直到調整管調節此變化使輸出穩定。使用圖1所示的單級誤差放大器時，從輸出電壓發生變化到誤差放大器做出反應的過程中，由于需要對寄生電容進行充電，因此將有一定的延遲效應。延遲效應會使輸出電壓有一個尖峰脈沖，因此減小延遲時間可使輸出瞬變減小。在圖2所示的電路中，使用兩級誤差放大器串聯的方式可有效改善這一性能。當負載電流發生變化時，輸出電壓的變化通過R2反饋到快速誤差放大器A2，與前一級的輸出相比，它不需很大面積的調整管，因此寄生電容較小?？蓪纳娙葸M行快速充電，對輸出電壓的變化做出快速響應，從而縮短延遲時間、減小尖峰脈沖電壓，因此可以改善它的負載瞬態響應性能。當LDO達到穩態時，它的輸入差值為零，所以不改變整體性能參數。同時，這種結構不需要使用大寬長比的功率調整管就可以達到較高的負載電流能力，可有效減小芯片面積。
    運用米勒補償方法對電路進行補償，通過在輸出級與第二級跨導的輸入級之間跨接一個電容來實現，如圖2所示。在前饋通路中加入一個電阻與補償電容串聯，增大補償電路在高頻時的阻抗值，從而減小前饋電流，使得右半平面的零點推至高頻處，甚至消除，留下一個左半平面的零點，以增加環路的相位裕度[8]。
2 整體電路設計與性能仿真
2.1 整體電路設計
    如圖4所示，LDO的核心電路主要由偏置電路、一級誤差放大器、功率調整管、二級誤差放大器等四部分組成。偏置電路通過電流鏡為整個電路提供偏置電流，保證靜態工作點；一級誤差放大器采用折疊式共源共柵結構，具有增益高、擺幅大、速度高等優點；功率管選用PMOS管，利于增大負載電流；第二級誤差放大器采用快速放大器，對輸出電壓的變化做出快速的調節。

2.2 電路性能仿真
    基于SMIC 0.18 μm CMOS工藝設計了一種電源電壓為5 V、輸出為1.8 V的LDO穩壓器電路，芯片面積為150 μm×105 μm。對電路進行仿真，如圖5所示。當溫度從-40 ℃到125 ℃變化時，輸出電壓的溫度系數為10×10-6/℃，可見輸出電壓隨溫度變化很小。電路的靜態電流為37 μA，可實現低功耗供電。
    圖6所示為LDO在負載電流為45 mA、頻率從0.1 Hz到100 MHz變化時的幅頻和相頻特性曲線。當相位裕度大于60°時，環路可達到穩定，相位裕度越大，環路穩定性越好，但時間響應減慢[9]。因此，應在穩定性和響應時間之間做折中考慮。從圖中可以看出，環路的相位裕度為74°，單位增益帶寬為4 MHz，環路可達到很好的穩定性。

    LDO的線性和負載瞬態響應特性曲線如圖7所示。圖7(a)為線性瞬態響應特征曲線。從圖中可看出，當輸入電壓從4.5 V到5.5 V變化時，輸出電壓變化僅為48 mV左右；圖7(b)為負載瞬態響應特性曲線，從圖中可看出，當負載電流從0 mA到60 mA變化時，輸出電壓變化僅為5 mV左右。因此，本結構瞬態跳變遠小于其他電路結構。

    本文設計了一種米勒補償的兩級誤差放大器結構的LDO線性穩壓器，通過兩級誤差放大器串聯結構縮短輸出變化與放大器反應之間的延遲時間，改善輸出電壓的瞬態響應特性。同時，采用電阻與補償電容串聯的米勒補償方式對環路進行補償，增加環路的穩定性。SMIC 0.18 μm CMOS 工藝下的仿真結果表明，電路的整體版圖面積為150 μm×105 μm，環路的相位裕度為74°；電源電壓從4.5 V到5.5 V變化時，線性瞬態跳變為48 mV；負載電流從0 mA到60 mA變化時，負載瞬態跳變為5 mV，遠小于一般單級誤差放大器結構LDO的瞬態特性；且電路的靜態電流為37 μA，實現了低功耗供電。
參考文獻
[1] RINCON-MORA G A，ALLEN P E.A low-voltage，low  quiescent current，low drop-out regulator[J].IEEE Journal of Solid-State Circuits，1998，33(1)：36-44.
[2] AL-SHYOUKH M，LEE H，PEREZ R.A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation[J].IEEE Journal of Solid-State Circuits，2007，42(8)：1732-1742.
[3] STRIK S，STRIK V.Low quiescent current LDO with improved load transient[C].International Biennial Baltic Electronics Conference，Tallinn，Estonia，2008.
[4] SIMPSON C.Linear regulators：theory of operation and compensation[Z].National Semiconductor Application Note 1148，2000.
[5] MILLIKEN R J，SILVA-MARTINEZ J，SANCHEZ-SINENCIO E.Full on-chip CMOS low-dropout voltage regulator[J]. IEEE Transactions on Circuits and Systems，2007，54(9)：1879-1890.
[6] 畢查德·拉扎維.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2003.
[7] LEUNG K N，MOK P K T.A capacitor-free CMOS lowdropout regulator with damping-factor-control frequency compensation[J].IEEE Journal of Solid-State Circuits，2003，38(10)：1691-1702.
[8] ALLEN P E，HOLBERG D R.CMOS模擬集成電路設計[M]. 北京：電子工業出版社，2005.
[9] 何樂年，王憶.模擬集成電路設計與仿真[M].北京：科學出版社，2008.