摘  要： 提出了一種應用于CSTN-LCD系統中低功耗、高轉換速率的跟隨器的實現方案?；贕SMC±9V的0.18 μm CMOS高壓工藝SPICE模型的仿真結果表明，在典型的轉角下，打開2個輔助模塊時，靜態功耗約為35 μA；關掉輔助模塊時，主放大器的靜態功耗為24 μA。有外接1 μF的大電容時，屏幕上的充放電時間為10 μs；沒有外接1μF的大電容時，屏幕上的充放電時間為13μs。驗證表明，該跟隨器能滿足CSTN-LCD系統低功耗、高轉換速率性能要求。
關鍵詞： CSTN-LCD；跟隨器；低功耗；高速

    20世紀70年代初，世界上出現第1臺液晶顯示設備，被稱為扭曲線列TN-LCD液晶顯示器，80年代末90年代初，LCD工業開始了高速發展。
    超扭曲線列STN(Super Twisted Nematic)在顯示效果上雖不如TFT等有源矩陣的LCD，但大多數應用場合對LCD的顯示效果要求并不高，且STN結構簡單、價格低廉、低功耗這些方面比薄膜晶體管TFT(Thin Film Transistor)有著顯著優勢。故其在手機、計算器、mp3、mp4等便攜式消費類電子產品中占有相當重要的市場。
    跟隨器是CSTN(Color Super Twisted Nematic)驅動芯片研究的難點之一，其性能與改善串擾、提高顯示質量息息相關。通用消費類的CSTN驅動芯片對跟隨器設計和實現提出的關鍵要求是：低功耗和較高的轉換速率。這兩個相互制約的要求也是跟隨器未來的研究發展方向之一。本跟隨器在滿足系統低功耗要求的情況下，通過采用輔助充放電模塊方案實現較高的轉換速率，使其進一步增強CSTN驅動芯片的市場競爭力。
1 跟隨器的設計和分析
    在CSTN-LCD驅動芯片中，跟隨器是為屏幕上未選中行提供電壓。在顯示時，屏幕相當于一個大電容，列信號會隨著內容不同而不斷跳變，跟隨器需保證未選中的行電壓不會隨著列信號的跳變而變化。故跟隨器充放電能力的好壞與顯示效果有著直接的影響。
    LCD默認設置的幀頻率為75 Hz，則1行的選中時間為82 μs。本款CSTN-LCD芯片采用4PWM+2FRC的混合調制方式，對應于一級灰度的脈沖寬度為1.3 μs，故系統要求跟隨器的充放電的時間為15 μs(包括最差的情況)，并要求充放電能力相當，上升下降波形對稱。
1.1 主放大器的拓撲結構
    跟隨器的電路圖如圖1所示。

    運算放大器采用全擺幅的折疊共源共柵輸入級，即混合使用NMOS和PMOS差分對[1]。折疊共源共柵的輸入級有以下優點：較大的輸出電壓擺幅、輸入和輸出能直接短接、輸入共模電平更容易選取等。
    跟隨器采用AB類放大器作為輸出級。AB類放大器的效率介于A類和B類放大器之間，取決于靜態偏置電流的大小，但AB類放大器的傳輸曲線比B類放大器具有更好的線性[2]。運算放大器中采用浮柵電流源給A-B類輸出級的管子提供偏置，使A-B類輸出管的電路結構更緊湊，可進一步優化芯片面積。
    共源共柵補償是把補償電容移至共源共柵器件的源極和輸出結點之間。這既能有效地減少補償電容的大小，又能切斷補償電容的前饋通路，提升運放的電源抑制能力。
1.2 轉換速率的優化
    當輸入為大幅度的階躍激勵時，運算放大器典型的瞬態響應曲線如圖2所示。

    輸出信號包括2個階段：轉換過程和線性穩定過程。轉換(slewing)是運放的大信號特性，用性能參數即轉換速率(slewing rate)來評估，通常都是由對負載電容充放電的電流確定。一般而言，轉換速率不受輸出級限制，而是由第1級的源/漏電流容量決定。線性穩定時間是運放的小信號特性，即是輸入小信號激勵時，輸出達到穩定值(在預定的容差范圍內)所需的時間。理論上，用性能參數即建立時間定義，可以完全由小信號等效電路的極、零點位置確定。
    可以顯著地提高轉換速率的方法就是增加輔助模塊[3]。輔助充放電的運放與主放大的運放結構相近，只是輸入差分對不對稱，且輔助充電運放只有充電管，輔助放電運放只有放電管[4]。這2個模塊能靈敏地檢測到2個輸入信號(即是跟隨器的輸入和輸出信號)之間的差異，如果兩者相差較大，就會相應地打開輔助充放電運放。調節2個輔助運放的輸入差分對，就可以調整輔助運放的靈敏度。此外，跟隨器的輸出端外接(在芯片外部)1 μF大電容，可以起到非常好的穩壓作用。
2 跟隨器的仿真和實現
    在基于GSMC±9 V的0.18 μm CMOS高壓工藝SPICE模型進行了模擬仿真和流片驗證，仿真和測試結果都表明，本設計可以滿足系統要求。
2.1 功耗分析
    該跟隨器供電電源為2.8 V，系統要求跟隨器的靜態功耗不超過40 μA。在典型的轉角下，跟隨器的功耗分析如表1所示。

    在屏幕負載電容(約20 nF)的另一端加上模擬的列信號，跟隨器的充放電情況如圖3所示。

   輔助放電運放的電流峰值為5.7 mA，主運放的放電電流峰值為1.9 mA。輔助充電的電流峰值為3.7 mA，主運放的充電電流峰值為1.5 mA。可見輔助運放的充放電電流較大，能使充放電時間明顯改善。測試與仿真表明，采用充放電模塊后，像素電容上的充放電時間可縮短5~6 μs。
2.2 瞬態分析
    下面分析2種不同負載電容情況下，跟隨器的瞬態響應情況。系統要求跟隨器的充放電能力相對稱，在屏幕上的充放電小于15 μs。
    (1)外接片外1 μF大電容時，屏幕電容上的瞬態響應波形如圖4所示，屏幕上的充放電時間為10 μs。由于外接電容與屏幕電容進行電荷分享，故外接電容對屏幕電容的充放電有改善作用。
    (2)去掉片外1 μF電容時，屏幕電容上的充放電時間為13 μs，瞬態響應波形如圖5所示。因此，本設計利用芯片內有限的面積，在輸出端盡可能增加穩壓電容。

    由上可見，該高速跟隨器在2種不同負載電容的情況下均能滿足系統要求。在實際應用中，可考慮去掉1 μF的片外電容，從而節省芯片成本和FPC面積。本設計中，CSTN-LCD系統要求跟隨器面積為600 μm×100 μm。
    低功耗、高速跟隨器的設計一直是制約LCD驅動芯片中的瓶頸。本文通過采用輔助充放電運放的方案，設計出一種低功耗、高速的跟隨器，也有利于進一步優化芯片面積與成本，因此具有廣闊的應用前景。
參考文獻
[1] 畢查德.拉扎維.模擬CMOS集成電路設計[M].陳紹貴，程軍，張瑞智，等譯.西安：西安交通大學出版社，2002.
[2] ALLEN P E.CMOS模擬集成電路設計[M].北京：電子工業出版社，2005.
[3] 蔣研飛.應用于CSTN液晶顯示的緩沖放大器的設計與研究[D].北京：北京大學，2006.
[4] HOGERVORST R， TERO J， ESCHAUZIER R G H， et al. A compact power efficient 3V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries[J]. IEEE of Solid-State Circuits， 1994，29(12):1505-1513.