文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2015.07.013
中文引用格式： 侯惠淇，韓志剛，Jordi Cosp-Vilella. 線性輔助的DC-DC電壓轉換器的設計[J].電子技術應用，2015，41(7)：47-49.
英文引用格式： Hou Huiqi，Han Zhigang，Jordi Cosp-Vilella. Design of linear-assisted DC-DC voltage converter[J].Application of Electronic Technique，2015，41(7)：47-49.
0 引言
系列線性轉換器已經在提供低等或中等電流的供電系統中廣泛使用了幾十年。這些穩壓器都具有自身的優點。然而，它們最嚴重的缺點是：這些結構的效率幾乎都不超過50％，其串聯旁路的晶體管需要提供全部的負載電流。LDO（低壓差線性穩壓器）的使用在一定程度上可以提高電路的效率，然而用這種方法盡管提高了電路的效率，但同時也增加了成本。替代線性穩壓器的為DC-DC開關轉換器。它們的主要優點是高效率，近乎可以達到100%。然而，它們存在一些重要的問題：這種轉換器的設計和實施相比線性調節器是一個比較復雜的過程，特別是其控制回路。此外，還會存在顯著的紋波。為了盡量減少上述的輸出紋波電壓，有必要再加上個電感和輸出電容。
在本文中，一個線性輔助策略應用于片上調壓器。CMOS技術已迅速在模擬集成電路領域提供低成本、高性能的解決方案，并傾向于主宰集成電路市場。因此，在本文中，給出了一個片上CMOS線性輔助的電壓轉換器的設計。該設計用于對穩定的3 V電壓的負載供電，穩壓器的輸入電壓為5 V。
隨著設計結構緊湊，在沒有任何輸出電容導致的寬范圍的輸出電流的情況下，輸出紋波可以忽略不計。此外，上述在電壓轉換中存在的低效率、高功耗以及開關設計的復雜性的缺點在此都能得以改善。
1 線性輔助DC-DC電壓轉換器的設計及工作原理
假設輸出負載為RL，恒定輸出電壓為Vout。為了減少在調節器的串聯旁路晶體管的消耗功率，需要減少通過穩壓器的電流的最大值。為了使負載電流可以遠大于該電流的最大值，引入一個開關轉換器的結構。開關轉換器連接在與穩壓器平行的位置，并且可以提供該線性穩壓器未能提供的電流。
整個DC-DC電壓轉換器由兩個主要部分構成：線性穩壓器部分和開關轉換器部分。下面分別對各個部分進行介紹。
1.1 線性穩壓器的設計
CMOS實現中的線性輔助型DC-DC調節器的拓撲結構中使用的線性電壓調節器在圖1表示了出來，它包括一個傳統的3級運算放大器。第一階段是PMOS差分輸入對（M19和M20晶體管）與n-溝道電流鏡有源負載（M21及M22晶體管）。晶體管M23給這個差分對提供合適的偏置電流。第二增益級是一個簡單的CMOS反相器與M24作為輸出級的驅動程序，M25是其有源負載。該第二級的輸出端通過一個米勒補償電容Cc用來保證調節的穩定裝置連接到它的輸入。最后，輸出級是一個經典的B類推挽輸出緩沖器（晶體管M26和M27）。但應注意的是，這個最后階段確定了線性調節器的輸出電流能力。為了保證整個線性穩壓器的輸出電流達到一個比較高的水平，這級晶體管的W/L比達到一個較大的值。這兩個管子是具有低閾值電壓的晶體管，是為了提高其輸入動態范圍（柵極-源極電壓）。
1.2 模擬遲滯比較器的設計
控制器的主要核心是一個模擬比較器，它需要具有一個合適的滯后。該模擬比較器的設計見圖2。第一階段，一個n-溝道差分輸入對(晶體管M1和M2)，與充當有源負載的相關的電流鏡像(M4和M5)和晶體管M3。M3是一個電流源提供的偏置電流的差分對。第一級的輸出施加到第二級(M6至M11)，可以用來保證合適的滯后，并且能夠根據晶體管M6和M9來進行比較。它的輸出被施加到第二差分對(M12到M16)，用來提高比較器的總增益。最后，在第四階段中，晶體管M17和M18保證了輸出電流的能力。這兩個晶體管的W/L值應該調整到合適的范圍，用來驅動開關DC-DC變換器的開關門。
1.3 完整的線性輔助穩壓器
圖3表示出了最后實施CMOS線性輔助調節器。其中的操作放大器OA在圖1中表示出來，模擬比較器COMP在圖2中表示出來。
如圖2中所提出的模擬遲滯比較器COMP，它能夠控制開關的導通或截止，并且修正它的開關頻率。開關變換器的主要目的是提供一種線性穩壓器未能提供的過量電流。定義一個閾值電流Iγ，線性穩壓器的電流為Ireg，通過電感的電流為IL。輸出電流為Iout。在初始時，考慮比較器COMP沒有滯后，COMP的正、負輸入之差為負，輸出為低電平。因此，開關轉換器是關閉的，通過電感器L的電流將為零。此時，線性穩壓器提供負載RL所需要的全部輸出電流(Ireg=Iout)。然而，當負載電流增加到稍微超出閾值電流Iγ時，如圖3所示，比較器正極輸入電壓逐漸升高，高過負極后，輸出變為高電平，開關打開，電源為電感L充電，IL(t)將以線性形式增加?？紤]到輸出電流Iout是恒定的(等于Vout/RL)，Ireg(t)也將呈線性減少，達到低于Iγ的值。這時，比較器又從高電平變為低電平，切斷晶體管Q1，使IL(t)呈線性減少。因此，當IL(t)下降到Ireg(t)>Iγ，COMP又從低電平變到高電平，再次重復這個循環。
參考電壓Vref（線性穩壓器OA正極輸入電壓）和電流傳感原件Rm的值確定了閾值電流Iγ的大小。通過這種方式，DC-DC開關轉換器的轉換瞬間由Iγ來控制，控制信號可以通過Vref和Iγ來調節，根據下面的式子：
電阻R1和R2確定了上述的參考電壓。值得注意的是，此電壓修正的切換閾值電流Iγ的值，限制了最大電流流過線性調節器的穩定狀態。
此外，為了使該開關頻率的最大值固定為適當的值(以避免顯著增加了開關損耗)，最好在模擬比較器CMP1上加上一個滯后。通過這種方式，指定的VH和VL到CMP1的上下開關閾值電平，分別在穩定狀態下的開關頻率fs的值由下式給出：
另一方面，導通時間Ton和關斷時間Toff在每一個穩態開關周期分別給出，如下面的表達式：
2 仿真結果
在電路的仿真過程中采用了0.35 μm工藝仿真。仿真中電路的輸入電壓控制為5 V，輸出電壓為3 V。設置閾值電流為200 mA，輸出電流為600 mA。仿真結果如圖4、圖5所示。
3 小結
考慮到CMOS技術在實現片上電源子系統集成電路上的優勢，本文展示了設計芯片上的線性輔助型DC-DC調節器。一方面，本文已示出的輸出電壓合適的調節功能所呈現的結構具有從低等到中等的電流消耗；另一方面，整個結構的效率可以達到一個較高的水平。此外，在與開關轉換器的并行列入一個線性穩壓器，使得負載電流和輸入電壓的瞬態響應速度表現良好。值得注意的是，如果沒有輸出電容，線性輔助調節器可以達到良好的動態和靜態特性。
仿真結果已經表明，做出一個性能良好的和簡單的芯片上的CMOS線性輔助型DC-DC調節器是十分可行的。當然，最終的片上穩壓器的實驗實施會降低一些規定的物理量。然而，這種技術的發現使得對于把它擴展到商用集成電路是十分樂觀的。
參考文獻
[1] CONESA A，MART?魱NEZ H，HUERTA J M.Modeling of linear & switching hybrid DC-DC converters[C].12th European Conference on Power Electronics and Applications(EPE 2007).In press.2007.
[2] MART?魱NEZ H，CONESA A.Modeling of linear-assisted DC-DC converters[C].18th European Conference on Circuit Theory and Design，(ECCTD 2007)，2007.
[3] MART?魱NEZ H，CONESA A.Linear-assisted DC-DC converters based on CMOS technology[C].IEEE Power Electronics Specialists Conference(PESC 2008)，2008.
[4] ERTL H，KOLAR J W，ZACH F C.Basic considerations and topologies of switched-mode assisted linear power amplifiers[C].IEEE Transactions on Industrial Electronics，1997：116-123.
[5] MIAJA P F.A linear assisted DC/DC converter for envelope tracking and envelope elimination and restoration applications[J].IEEE Trans.On Power Electronics，2012，27(7)：3302-3309.
[6] Cosp-Vilella Jordi.Design of an on-chip linear-assisted DC-DC voltage regulator，2013：1-4.
[7] PHILLIP A，DOUGLAS H.CMOS模擬集成電路設計[M].第二版.北京：電子工業出版社，2011：533-568.
[8] 何樂年，王億.模擬集成電路設計與仿真[M].北京：科學出版社，2008.