摘  要： 本套加速器高頻低電平系統（LLRF）是中國ADS注入器II高頻系統的原型機，其工作頻率為162.5 MHz，以實現超導加速腔的幅度與相位穩定控制和諧振頻率調節。該系統主要由射頻前端和數字信號處理FPGA兩部分組成。射頻前端主要實現高頻信號的上下變頻和電平匹配；數字信號處理FPGA是系統的核心，主要完成射頻信號幅值與相位的數字穩定控制，超導腔諧振頻率控制，以及1 000 M以太網通信。在實驗室環境下，對該系統進行了幅度和相位穩定度測試，相位穩定度峰峰值為±0.3°，有效值為0.09°，幅值相對穩定度峰峰值為±5×10-3，有效值為3.2×10-3，達到了設計要求。

　　關鍵詞： 低電平系統；FPGA；正交解調；控制算法；閉環控制

0 引言

　　高頻低電平系統（LLRF）是加速器高頻系統的一個重要組成部分。C-ADS注入器II超導直線超導腔為半波長諧振（HWR）腔，其工作頻率為162.5 MHz；有載Q在超導條件下約為1×106。運行時要求相位穩定度小于±0.7°，腔壓幅值穩定度小于±6×10-3，頻率失諧角度小于±0.6°。針對超導腔高有載Q值，低帶寬（約200 Hz）的特點，本文介紹了一種基于高性能FPGA的全數字高頻LLRF原型機的算法實現與測試。

　　該LLRF系統的FPGA平臺，主要實現高頻信號的數字鑒相與解幅、數字I/Q解調、數字PI、CIC平滑與濾波、數字幅度調制、數字NCO、幅相穩定控制環路、頻率控制環路以及1 000 M以太網通信。由于低溫系統未完善，只在常溫條件下進行測試。LLRF的12小時測試結果為相位穩定度峰峰值為±0.3°，幅值穩定度峰峰值為±5×10-3，達到設計要求。本文主要介紹該全數字LLRF采用的核心算法。

1 LLRF的整體結構

　　數字LLRF系統主要由射頻前端、時鐘系統、信號處理FPGA、網絡通信和上位機監控五部分構成，其整體結構如圖1所示。射頻前端主要完成射頻信號的上下變頻和電平匹配；時鐘系統主要完成時鐘與射頻信號的鎖相與時鐘分配；信號處理FPGA主要完成LLRF的核心算法與網絡通信終端算法實現；上位機監控完成實現LLRF參數調節和數據采集與監控。

2 數字LLRF核心算法的FPGA實現

　　2.1 IQ正交解調

　　在軟件無線電中，IQ的數字解調有多種方式，如零中頻解調、RLC濾波解調[1-2]、多通道CIC濾波解調等方式[3]，該LLRF系統采用了IQ正交解調。當ADC采樣時鐘頻率和中頻IF頻率滿足式如下關系：

　　其中，fS為ADC采樣時鐘頻率，fIF為中頻信號IF的頻率，n為整數；該LLRF采用了n=0時的4倍頻采樣，則IF中頻信號的ADC離散序列為：

　　如圖2所示的Q、I、-Q、-I……的離散序列（其采樣值分別為X0，X1，X2，X3），在FPGA中只需很少的存儲器單元和時序控制就能完成Q和I信號的正交解調。此外這種方法具有信號直流濾波與抑制作用，其伯特圖如圖3所示。

　　2.2 CIC平滑濾波

　　LLRF系統中時鐘抖動、電源噪聲、RF諧波等都會影響ADC的信噪比和采樣精度[4-5]。FPGA解調出的數字I/Q會出現一些奇異值，將直接影響LLRF 的性能。系統對廣泛應用的抽樣與插值CIC濾波器進行了改進，采用單級抽樣平滑的CIC濾波，用以完成I/Q兩路信號的平滑與濾波，其平滑濾波結果如圖4所示。

　　2.3 數字鑒相與解幅

　　為了獲取超導腔的RF信號的實時幅值和相位，以及腔體失諧角度，在LLRF系統中采用了基于FPGA的改進CORDIC算法來實現RF信號的鑒相與解幅。改進CORDIC算法結構如圖5所示。為盡量減少CORDIC的無效旋轉和結果精度，首先對I/Q信號進行象限的轉換，并將其換到π/4內的I/Q值；變換處理后進行21位CORDIC角度旋轉，最后對輸出的幅值進行旋轉補償和角度的象限對應轉換。在系統122.88 MHz時鐘信號下，18個時鐘周期就能完成一次角度和幅值的更新，其鑒相精度能達到0.005°。

　　2.4 數字環路算法

　　數字環路是LLRF的核心算法，主要分為3個數字穩定控制環路即頻率控制環路、腔壓環路和相位環路。FPGA通過ADC采集超導腔的入射信號、反射信號、腔壓取樣信號和參考信號，并對這4路信號進行I/Q解調和CIC平滑濾波。然后對入射和反射信號的I/Q分別進行CORDIC鑒相，并對其相位進行求差，以判斷腔的失諧情況，再通過PI算法和調諧電機的控制策略，產生超導腔調諧電機所需要的脈沖、方向和電機使能控制信號，完成對超導腔失諧的調節控制。與此同時，對腔壓信號的I/Q進行鑒相與解幅，并將幅值信號與設定值進行比較，經幅值PI控制環路，產生數字NCO的幅值調制輸入；把腔壓信號的相位與參考相位以及設定相位進行比較，經數字相位PI控制環路，產生數字NCO的相位調制輸入，最后完成對LLRF輸出射頻頻信號的數字幅值與相位調制，實現超導腔電壓的幅值與相位的調節與穩定控制[6]，具體的環路控制如圖6所示。

3 系統測試

　　由于低溫系統的限制，LLRF控制系統只在實驗室環境下進行了幅度和相位穩定度測試。由于是常溫，腔的有載Q值不同，需要對腔的環路控制參數進行修改，才能實現幅值與相位控制環路的閉環測試。測試系統中采用模型銅腔和1 000 W的寬帶放大器以及步進電機來模擬高頻系統，系統幅值和相位的測試結果如圖7所示。

4 結論

　　在實驗室環境下，對LLRF進行了12小時的連續測試，其相位穩定度峰峰值為±0.3°，有效值為0.09°；幅值相對穩定度峰峰值為±5×10-3，有效值為3.2×10-3，閉環噪聲的抑制能力大于60 dB，整體滿足LLRF的穩定度指標要求。后續將繼續對原型機LLRF進行算法優化，盡量減小在FPGA中的算法延時，提高環路穩定性能，以及提高系統的集成度，優化控制模型，以適應超導腔的實際運行環境。

　　參考文獻

　　[1] Qiu Feng，Gao Jie，Lin Haiying，et al.A new IQ detection method for LLRF[J].Nuclear Instruments and Methods in Physics Research A，2012，675(5)：139-143.

　　[2] Altera CIC Mega Core Function User Guide V9.1[Z].2012.

　　[3] KUNDERT K.Predicting the phase noise and jitter of PLL-based frequency synthesizers[Z].Designer′s Guide Consulting，Inc.2006.

　　[4] GARDNER F M.Phaselock techniques[M].Second Edition.John Wiley & Sons，1979.

　　[5] MA J，LI M，MARLETT M.A new measurement and analysismethod for a third-order phase looked loop transfer func-tion[C].IEEE International Test Conference，2005：56-65.

　　[6] Wen Lianghua，He Yuan.R&D of an LLRF control system for a 162.5 MHz radio frequency system[J]，Chinese Physics C，2013，37(8)：087004.