0 引言

    近年來,隨著服務器電源和個人計算機電源對可靠性和穩定性^[1-2]的要求,傳統模擬電源不能滿足要求，因其在輕載時效率較低，往往要增加輔助電路，增加了控制電路的復雜性，降低了電源的可靠性和穩定性，效率也隨之減少^[3]。因此，數字控制電源被廣泛應用，其集成度已達到很高水平，輕載效率較模擬電源有很大改善和提高^[4-5]。

    如今，LLC諧振變換器因其具有自然軟開關特性，被作為數字電源的拓撲結構進行了分析與設計。文獻[6，7]和文獻[8，9]分別提出的LLC諧振變換器PWM和PFM控制策略都沒有對輕載模式狀態進行研究，并未實現真正意義上的高輕載效率。本文研究的數字控制諧振變換器如圖1所示，提出了一種基于DSP控制的Burst模式控制策略，即輕載時使開關頻率逐漸減小，開關周期次數減少，開關損耗減小，從而得到較高效率。最后，通過一臺350 W的實驗樣機驗證了所提控制方法的正確性和有效性^[7-9]。

1 LLC諧振變換器工作原理

1.1 變換器重載及輕載工作原理

    圖1是本文設計的基于TMS320F2812的高輕載效率的數字DC/DC變換器的硬件結構圖。

    通常使變換器工作在f_r1<f<f_r2頻率范圍內，通過控制半橋LLC諧振電路中Q1、Q2的占空比控制能量傳輸，調節電壓輸出。當諧振變換器帶重載（20%～100%額定負載），由圖2可知i_Lr和i_Lm之間能量之差較大，此能量通過T1向副邊傳輸；當諧振變換器帶輕載(20%額定負載下)，由圖3可知i_Lr和i_Lm之間的能量之差相比于帶重載時較小，所以向副邊傳輸的能量變少^[10-11]，而變換器工作狀態受直流增益的影響，影響直流增益的參數有比例系數k、串聯諧振品質因數Q、變壓器匝比n等^[12]。

1.2 采用Burst模式控制原理

    圖4是Burst模式的工作原理圖，其中T_burst是變換器進入Burst模式的工作周期，T_on是兩個主功率開關管導通時間，T_off是開關管關斷時間。當變換器工作于輕載模式下，主程序進入Burst模式，并且變換器進入間歇式工作，兩個MOSFET功率開關管在T_off時都處于關閉狀態。隨著負載進一步減小，會減小平均開關頻率，開關周期次數減小，損耗減少，達到提高效率的目的。

2 LLC諧振變換器Burst模式控制策略

2.1 硬件設計策略

    系統硬件結構如圖1所示。通過采樣電路以及A/D轉換器將3路信號(變壓器初級側電流I_p、輸出電流I_o以及輸出電壓U_o)采樣并送入DSP2812，INA1、INA2、INA3端口分別對I_p、U_o和I_o采樣。DSP內部的PWM1、PWM2端口輸出死區固定、占空比大小固定的驅動信號，通過驅動電路來驅動主功率開關管Q1、Q2。

    本文所設計的變換器的系統參數如下：額定輸入電壓V_in=400 V，額定輸出功率350 W，輸出電壓24 V，輸出電流15 A，開關頻率100 kHz，變壓器變比41：6，諧振電感L_r=60 μH，諧振電容C_r=42 nF，勵磁電感L_m=180 μH。主功率開關管采用STP12NM50(550 V，12 A)，驅動芯片采用UCC27424DGN。

2.2 控制電路設計策略

    本文的DC/DC諧振變換器采用雙環控制，如圖5，輸出電壓U₀與電壓基準值U_ref比較產生誤差電壓U_err，經過調節器G_V形成電壓外環控制；變壓器初級側電流I_p與基準值電流I_ref比較形成誤差電流I_err，經過調節器G_C形成電流內環控制；電流內環輸出為有效占空比，根據占空比信號產生PWM信號^[13-14]。

    本文采取增量式PID，即數字控制器輸出的是相鄰兩次采樣時刻所計算的位置值之差：

    本文根據變換器系統的硬件條件將采樣頻率調到極限值，提高系統尤其是在輕載時的控制性能，運用極點配置的方法整定PID的比例、積分、微分系數，使得變換器在輕載時達到良好的控制效果。由Saber仿真得到整定參數K_p=0.22，K_i=1 265，K_d=0.000 016 2。

2.3 軟件設計策略

    本文分別對主程序、中斷程序和PID算法程序進行了設計，并且整個程序運行良好，基本達到預期設計要求。如圖6所示，主程序中首先進行系統配置及初始化，然后初始化ADC、PWM及PID控制模塊參數，并且在等待中斷的時間內采集輸出電壓，如果發生ADC中斷則進入相應的流程^[15-16]。

    本設計中CPU時鐘頻率設為40 MHz，ADC模塊每20 ms采樣一次。數字PID運算都在ADC中斷調用執行，得到的輸出控制量U(k)經限幅后賦給比較單元寄存器(TXCMPR，X=3、4)中，即在程序中加入下面語句實現在線調整PWM波占空比：

    T3CMPR=CMAX-Uk；

    T4CMPR=Uk；

    其中CMAX為定時器計數最大值，Uk為PID控制器第K次輸出。本設計在輕載情況下，采用Burst模式控制改變PWM占空比，隔斷工作周期，形成無效周期，使得開關頻率減小，達到降低開斷損耗、提高效率的目的。

3 實驗與分析

    本文為了驗證設計的合理性，首先利用參數對電路進行仿真，仿真實驗以Saber為平臺，對半橋諧振電路輕載和空載情況進行研究分析。主要實驗參數設計如下：諧振電感L_r=60 μH，諧振電容C_r=42 nF，勵磁電感L_m=180 μH。變壓器變比n=41：6，開關頻率f_s=100 kHz，死區時間t_dead=200 ns。

    空載是諧振半橋電路工作時比輕載更惡劣的一種情況，在此狀態下，由圖7波形可知此諧振變換器能夠實現ZVS，并且在空載時i_Lr和i_Lm之差較穩定，原邊能向副邊穩定傳輸能量，并且輸出電壓基本達到24 V，說明參數設計較合理，能夠實現諧振，實現軟開關，仿真電路工作正常。本文設計了一款額定功率為350 W左右的試驗樣機。

    圖8為Q2零電壓開通時各極間電壓。實驗表明，此半橋諧振變換器能夠在輕載情況下實現原邊開關管的零電壓開通和副邊二極管的零電流關斷，零電壓的開通和零電流的關斷有效減小了開通關斷時的損耗，有助于變換器效率的提高。

    圖9將在輕載情況下沒有經過Burst模式控制的變換器和經過Burst模式控制的變換器作比較，可以發現，在低于5%額定負載的情況下效率達到87%以上，在5%～20%額定負載的情況下效率達到93%以上，遠高于不經Burst模式控制的變換器的輕載效率。原因在于數字控制的LLC諧振變換器在輕載時也能夠實現軟開關技術，而且不存在PWM變換器中二極管中的反向恢復電流問題，所以二極管的耐壓降低，極大地降低了開關管的開斷損耗。

4 結論

    本文對諧振變換器輕載效率進行了研究，提出了一種基于DSP的數字控制策略，能夠有效控制開關管的占空比，使開關頻率逐漸減小，開關周期次數減少，開關損耗減小，從而在輕載時得到較高效率。仿真和實驗結果表明，輕載情況下該Burst模式控制下的拓撲結構簡單易控，大大降低了開斷損耗，能夠較好地實現零電壓開通，可以被廣泛用在機站電源和特種電源中等，具有很好的應用前景。

參考文獻

[1] PAWELLEK A，OEDER C，DUERBAUM T.Comprison of resonant LLC and LCC converters for low-profile applications[C].IEEE，ECCE，2011：1-10.

[2] 張久慶，高田，景占榮.基于LLC諧振的LED驅動電源設計[J].電力電子技術，2012，46（3）：9-11.

[3] DEMIREL I，ERKEMEN B.A very low-profile dual out-put LLC resonant converter for LCD/LED tv applications[J].IEEE，Trans.on Power Electron.，2014，29(7)：3514-3524.

[4] Yang Bo.Topology investigation for front end DC/DC power conversion for distributed power system[D].Blacksburg，Virginia，2003.

[5] 余昌斌.LLC諧振半橋DC-DC變換器的研究[D].重慶：重慶大學.2007.

[6] BUCCELLA C，CECATI C.Digital control of a haif-bridge LLC resonant converter[C].IEEE，ECCE，2012：LS6a.4-6-4-7.

[7] Yu Wensong，Lai Jih-Sheng.Hybrid resonant and PWM converter with high efficiency and full soft-switching range[J].IEEE，Trans.on Power Electron.，2012，27(12)：4925-4933.

[8] 周國華，許建平.開關變換器調制與控制技術綜述[J].中國電機工程學報，2014，34（6）：815-837.

[9] 陳亞愛，張衛平.開關變換器控制技術綜述[J].電氣應用，2008，27(4)：5-9.

[10] 阮新波，嚴仰光．脈寬調制DC/DC全橋變換器的軟開關技術[M]．北京：科學出版社，1999．

[11] KIM Y D，CHO K M，KIM D Y，et al.Wide-range ZVS phase-shift full-bridge converter with reduced conduction loss caused by circulating current[J].IEEE，Trans.on Power Electron.，2013，28（7）：3308-3316.

[12] KIM B C，PARK K B，MOON G W.Asymmetric PWM control scheme during hold up time for LLC resonant converter[J].IEEE，Trans．on Power Electron.，2012，59(7)：2992-2997.

[13] BELRANVAND R，ZOL-GHADRI M R.Optimizing the LLC-LC resonant converter topology for wide output-volt-age and wide-output-load applications[J].IEEE，Trans.on Power Electron.，2011，26(11)：3192-3204.

[14] 唐明明.基于DSP的LLC諧振變換器的研制[D].長沙：中南大學，2009.

[15] CHO I H，KIM Y D，MOON G W.A half-bridge LLC resonant converter adopting Boost PWM control scheme for hold-up[J].IEEE,Trans．on Power Electron.，2014，29(2)：841-850.

[16] 程林，陳新，蔣真．基于TMS320F28335的改進型單周期控制實現[J].電力電子技，2011，45（12）：107-108，122.