0 引言

    功率放大器（Power Amplifier，PA）是通信系統中的關鍵模塊，在PA的優化設計中，由于電路參數較多，模型結構較復雜，電路仿真需要耗費大量的時間和資源，在復雜工藝和高頻MMIC PA設計中更為突出。隨著集成電路工藝的發展，金屬連線寬度和厚度變小，新工藝和新材料不斷被應用到通信系統中，使得功率放大器的互連可靠性問題越來越突出^[1]。毫米波MMIC功率放大器金屬連接線上流過的電流密度超過105 A/cm^2[2]，在如此高電流密度的作用下，電遷移導致金屬連線中出現原子堆積或者空洞，引起金屬連接線的短路或開路^[3]，進而使得電路發生功能失效。因此，電遷移已經成為通信系統中電路失效的主要原因，是系統可靠性的最大威脅。

    關于電遷移的研究，最早是在1959年由Fiks^[4]等人提出。1961年，Huntington^[5]研究了由電流引起的金屬連線原子運動的電遷移失效。60年代末期，人們開始對金、銀、銅、鋁及其他金屬合金材料進行電遷移研究。Black提出了著名的Black公式半經驗公式^[6]。1976年，Blech在貝爾實驗室發現了“Blech效應”^[7](又稱“短尺寸效應”)，即當金屬導體的長度小到一定距離時，電遷移原子移動將會停止。1997年IBM和Motorola將Cu互連線引入CMOS制造工藝中，成為互連線可靠性領域的一大變革。

    隨著互連線的寬度縮小至深亞微米級，溫度梯度遷移、熱機械應力梯度遷移和表面遷移等效應也成為影響電遷移的重要因素^[8]。1999年Rzepka首次將導致電遷移的這些因素整合到有限元分析方法中^[9]。2000年，Duan等用實驗證明了原子通量散度（AFD）最大的位置最易發生原子空位的積累，進而引發電遷移^[10]。2001年，Dalleau^[11]對電遷移的有限元模型進行改進，提出的有限元模型中AFD計算公式以及空穴形成的算法一直得到研究者們的青睞。

    在此基礎上，在電路級的互連線可靠性研究方面，南洋理工大學的F. He^[12]首次采用了3D模型，利用ANSYS對一個COMS反相器進行了建模和仿真。之后天津大學的田毅貞^[13]等在此基礎上結合神經網絡進行了進一步的研究，但這些僅僅是電路級互連可靠性研究的初步嘗試，有關復雜電路的互連可靠性分析還沒有涉及。

    本文主要完成了一個典型的射頻功率放大器的3D自動建模和仿真，主要采用了參數化自動建模的方法，大大縮減了建模的時間，提高了仿真的效率。通過分析得出了溫度、電流、晶體管尺寸等因素對電路可靠性的影響，為電路的設計提供了參考。

1 電遷移概述

    隨著集成度的不斷提高，金屬互連線的截面積越來越小，電流密度顯著增大，電遷移^[14]是電路發生失效的主要原因。它引起金屬原子擴散和遷移，進而導致原子和空位不斷積累，而空位的積累會引起互連線開路，金屬線電阻增大，造成電路的功能性失效。同時，金屬原子積累導致互連線局部短路，造成電路另一種功能性失效。這兩種互連線的失效，對電路來說是致命的，大大地降低了互連線的可靠性。

    電遷移導致的互連失效時間(t_f)可用式(1)來表示^[15]，其中B為常數，T為溫度，j為電流密度，k_B為玻爾茲曼常數，E_a為金屬原子遷移時的勢壘高度。從式(1)可以得出，溫度升高、電流密度增大會縮短互連線的失效時間，進而提高互連線的壽命。

    組成AFD的主要因素包括電、熱和熱機械應力，分別對應了AFD的3種主要驅動力，即電子風、溫度梯度遷移和熱機械應力梯度遷移。電子風是導體中的金屬離子引起的直接力與電子風力的合力，它與電流密度成反比?；ミB線的焦耳熱，結構和材料不均勻導致溫度分布不均勻，進而產生了溫度梯度?；ミB線中的溫度梯度使得原子從溫度高的區域流向溫度低的區域，這就是溫度產生的驅動力。熱機械應力是由金屬材料與周圍材料之間的熱量失配引起的。

    由這3種驅動力引起的原子流梯度的公式分別為式(3)～式(5)^[17]：其中，E是楊氏模量，α₁是熱膨脹系數，ν是金屬薄膜的泊松系數。

    互連線中總的AFD是這3種不同驅動因素產生AFD的和，即Total_AFD=AFD_EWF+AFD_TM+AFD_SM，AFD_EWF指由電子風產生的AFD，AFD_TM指因溫度及溫度梯度產生的AFD，AFD_SM指因熱機械應力以及熱機械應力梯度產生的AFD。

    鑒于以上所述，本文通過計算AFD來衡量互連線的可靠性。在可靠性仿真中，互連線上AFD的最大值就用來計算金屬互連線的失效時間，同時對應的位置也是整個互連線系統中最易失效最不可靠的地方。

2 基于自動建模方法的3D建模

    在電遷移研究的早期，一般采用實驗和數值計算法，但誤差比較大。之后又出現了一些2D的仿真器和建模工具，如BERT^[18]和RELIANT^[19]是計算由電流密度引起的電路失效。后來，Teng等采用的基于溫度的仿真器iTEM^[20]考慮了溫度效應、電流密度等因素，將電路中的互連線分割成獨立的小段，沒有考慮連線間的耦合關系，存在很大的局限性。隨著集成電路的發展，影響互連線可靠性的因素還與溫度梯度與應力梯度以及材料等因素有關，因此這種基于電流密度的2D建模已不能滿足要求。

    近年來產生的三維（3D）電路建模技術可以將溫度、熱應力以及材料屬性都進行耦合分析。1999年，Rzepka等率先采用有限元分析方法進行了電遷移分析^[21]，之后這種方法被廣泛使用于再可靠性分析中。在此也采用有限元數值分析方法對射頻功率放大器進行建模及可靠性分析。

    傳統的3D建模是在ANSYS軟件中通過操作菜單來手動繪制模型，這種方法比較繁瑣，特別是當尺寸需要修改時，模型就必須重畫，需要耗費大量的時間和資源。為了解決這個問題，本文在建模的過程中采用ANSYS Parametric Design Language建模的方法，即通過軟件編程在命令中嵌入幾何尺寸的參數，通過修改這些參數就能達到修改幾何尺寸的目的，可以節省大量的時間和資源。這種方法極大地提高了建模的效率，方便實現模型的自動化創建，為分析互連線的可靠性提供了方便。

    圖1為所建的射頻功率放大器模型結構圖,采用參數化命令建模的方法，一個完整的電路模型就在程序執行的幾十秒內構建完成。這里互連線的可靠性分析主要包含熱-電和結構-熱分析和AFD的計算，設置環境溫度為100℃。仿真分析時，先對該功率放大器進行穩態分析，并將穩態分析得到的溫度場結果導入進行結構-熱分析，利用AFD的計算公式對ANSYS得到的各個網格單元的結果進行計算，得到該功率放大器金屬連線AFD分布如圖2所示，可以看到，AFD最大值出現在晶體管附近。

3 結果分析

3.1 溫度、電流對互連可靠性的影響

    隨著電路的集成度越來越高，芯片產生的熱量無法及時散出去，會造成芯片升溫，影響芯片內部的互連可靠性。本文在ANSYS中模擬出了不同溫度和電流下的AFD值，如圖3、圖4所示。

    從圖3可以看出，隨著溫度的增大，互連線中的溫度梯度也隨之增大，互連線的AFD成指數規律增長，而金屬互連線的可靠性逐漸減低。尤其是當金屬互連線的溫度上升到80℃以上時，溫度每上升10℃，互連線的AFD值就增大很多，意味著互連線的壽命在快速減小。另外，在溫度較小的情況下，增大電流對互連線AFD的值并沒有太大影響。因此，當電路長時間工作在高溫高電流條件下，金屬互連線的壽命會大大縮減。

    綜上所示，隨著溫度的增加，電路中AFD的值逐漸變大，AFD與溫度趨于指數關系，但在電流較低的時候，AFD隨電流的增加呈現相對緩慢的增加（同AFD計算公式），當流過晶體管的電流越大，AFD值增大越明顯。

3.2 晶體管尺寸對互連可靠性的影響

    在該射頻功率放大器的設計中，采用的晶體管為典型的4指，常用的柵寬是75 μm到125 μm。

    如圖4所示，給出了特定電流下不同尺寸晶體管的AFD_MAX與溫度的變化關系。從圖中可以看出，晶體管的尺寸越小，AFD_MAX的增加越快，互連線的失效時間越短，電路的可靠性越差。

    如圖5所示，給出了特定溫度下不同尺寸晶體管的AFD_MAX與電流的變化關系。從圖中可以看出，晶體管的尺寸越小，AFD_MAX增加越快，互連線的失效時間越短，電路的可靠性越差。綜合分析可得，對于功率放大器而言，當流過晶體管的電流相同時，晶體管的尺寸越大，AFD越小，主要是因為當電流相同時，大尺寸的晶體管電流密度會降低，進而由電流密度引起的AFD值會減小。但是當晶體管尺寸越大，中心處的溫度擴散效果越差，會減弱AFD的減小趨勢，即當晶體管尺寸變大時，這樣的效應會減弱。所以，在一定的環境溫度下，可以通過選擇相應尺寸和工作狀態的晶體管，以降低AFD值來提高電路可靠性。

    總之，為了保證射頻功率放大器的可靠性，在設計過程中，應該選擇柵寬較大的晶體管，這樣晶體管的偏置范圍和流過晶體管的電流范圍的選擇余地就較大。但同時較大尺寸的晶體管其寄生電容和寄生電阻會變大，雖然輸出功率得到增加，其效率可能會降低。因此，在功率放大器的設計中，應該綜合考慮輸出功率、增益、效率和可靠性，權衡功率放大器各方面指標，選擇合適尺寸和工作狀態的晶體管。同時，功率放大器的工作環境溫度對功率放大器的可靠性影響較大，應該盡量使得功率放大器工作在較低的環境溫度，以提高其可靠性。

4 結論

    本文根據AFD的計算原理，綜合了電流密度、溫度梯度、熱機械應力梯度對AFD的貢獻，采用ANSYS軟件對一個典型的射頻功率放大器實現了自動建模，著重分析了其不同環境溫度、不同電流和不同晶體管尺寸對互連線的可靠性的影響，可以幫助設計者選擇最優的晶體管尺寸和工作狀態來進行電路設計。

參考文獻

[1] SRINIVASAN J，ADVES V,BOSE P，et al.The impact of technology scaling on lifetime reliability[C].International Conference on Dependable Systems and Networks，2004：177-186.

[2] WIN Semiconductor.PP10-10 0.10 mm InGaAs pHEMT power device layout design manual[R].WIN Semiconductor，2013.

[3] KAO H K，CARGILL III G S，HU C K.Electromigration of copper in Al(0.25 at.% Cu) conductor lines[J].Journal of Applied Physics，2001，89(5)：2588-2597.

[4] FIKS V B.On the mechanism of the mobility of ions in metals[J].Soviet Physics-Solid State，1959，1(1)：14-28.

[5] HUNTINGTON H B，GRONE A R.Current-induced marker motion in gold wires[J].Journal of Physics and Chemistry of Solids，1961，20(1)：76-87.

[6] BLACK J R.Electromigration—A brief survey and some recent results[J].Electron Devices，IEEE Transactions on，1969，16(4)：338-347.

[7] BLECH I A.Electromigration in thin aluminum films on titanium nitride[J].Journal of Applied Physics，1976，47(4)：1203-1208.

[8] TAN C M，ZHANG G，GAN Z.Dynamic study of the physical processes in the intrinsic line electromigration of deepsubmicron copper and aluminum interconnects[J].Device and Materials Reliability，IEEE Transactions on，2004，4(3)：450-456.

[9] RZEPKA S，MEUSEL E，KORHONEN M A，et al.3-D finite element simulator for migration effects due to various driving forces in interconnect lines[C].The fifth international workshop on stress induced phenomena in metallization.AIP Publishing，1999，491(1)：150-161.

[10] DUAN Q F，SHEN Y L.On the prediction of electromigration voiding using stress-based modeling[J].Journal of Applied Physics，2000，87(8)：4039-4041.

[11] DALLEAU D，WEIDE Z K.Three-dimensional voids simulation in chip metallization structures：a contribution to reliability evaluation[J].Microelectronics Reliability，2001，41(9)：1625-1630.

[12] HE F，TAN C M.Circuit level interconnect reliability study using 3D circuit model[J].Microelectronics Reliability，2010，50(3)：376-390.

[13] TIAN Y，HE F，ZHANG Q J，et al.Rapid ULSI interconnect reliability analysis using neural networks[J].2013.

[14] TAN C M，ROY A.Electromigration in ULSI interconnects[J].Materials Science and Engineering：R：Reports，2007，58(1)：1-75.

[15] SHATZKES M，LLOYD J R.A model for conductor failure considering diffusion concurrently with electromigration resulting in a current exponent of 2[J].Journal of applied physics，1986，59(11)：3890-3893.

[16] ROY A，TAN C M.Experimental investigation on the impact of stress free temperature on the electromigration performance of copper dual damascene submicron interconnect[J].Microelectronics Reliability，2006，46(9)：1652-1656.

[17] DALLEAU D，WEIDE Z K.Three-dimensional voids simulation in chip metallization structures: a contribution to reliability evaluation.Microelectronics Reliability，2001，41(9-10)：1625-1630.

[18] HU C M.(Berkeley Reliability Simulator) BERT：an IC reliability simulator.Microelectronics Journal，1992，23(4)：97-102.

[19] FROST D F，POOLE K F.RELIANT：A reliability analysis tool for VLSI interconnects.IEEE J Solid-State Circuits 1989，24(2)：458-462.

[20] TENG C，CHENG Y，ROSENBAUM E，et al.iTEM：a temperature-dependent electromigration reliability diagnosis tool.IEEE Trans Computer-aided Design of Integrated Circuits and Systems，1997，16(8)：882-893.

[21] RZEPKA S，MEUSEL E，KORHONEN M A，et al.3D finite element simulator for migration effects due to various driving forces in interconnect lines.In：Proc.5th International Workshop in Stress Induced Phenomena in Metallization，1999：150-161.