1. 前言

本文引用地址: http://embed.21ic.com/news/technology/201806/52602.html

本文介紹亞洲最大的顯示器國際會議“22th International Display Workshops（IDW ‘15）”上，關于氧化物半導體TFT的脫真空、脫光刻“綠色工藝”，以及TFT特性的主題演講。過去，此類主題的演講大都來自研究機構，這次還出現了廠商。所以估計不久就會應用于量產。另外，關于不使用光刻、溶劑不蒸發即可形成亞微米圖案的技術“Nano-Rheology Printing（n-RP）”的演講也吸引了眾多目光。

　　2. 試制涂布型氧化物半導體TFT，性能良好

2.1 掌握關鍵的材料，制造裝置廠商的反應趨于明朗

現在，氧化物半導體成膜使用的是濺射法。而德國的化學企業Evonik Industries介紹的則是涂布法。該公司經營在空氣中涂布成膜使用的材料?，F在，使用這種材料需要在空氣中涂布整枚基板，今后，該公司還將爭取開發出只印刷必需部位的墨水，并將其投入實用。

該公司這次與德國雅各布大學（Jacobs University）共同發表了題為“Development of All Solution Processed TFT in ESL Configuration”的演講（論文序號：AMD4-2）。圖1是TFT的結構與各部分對應的Evonik材料“iXsenic”的關系。該公司的獨到之處，是除電極材料外，能夠涵蓋TFT的所有構成材料，而且提供為評測材料而試制TFT的環境。如圖所示，這些材料包括了半導體材料、鈍化材料、絕緣層、柵極絕緣膜材料及蝕刻終止層（ES）材料。

圖1：Evonik公司的成膜材料“iXsenic” （根據該公司網頁制作）

該公司在基板上使用硅晶圓作為柵極電極、厚度為230nm的Si熱氧化膜作為柵極絕緣膜。氧化物半導體使用槽膜涂布機涂布，在空氣中進行了350℃的熱處理。在氧化物半導體層上涂布作為ES層的負性光刻膠，使用曝光機形成了有效溝道區域的圖案。另外，ES層使用PGMEA溶液顯影后，在空氣中進行了220℃的熱處理。在形成厚度為100nm的鉬（Mo）薄膜后，制作出了源漏電極的圖案。

樣品檢測是在不附著鈍化膜的情況下，在空氣中進行的。溝道長10μm、寬200μm，柵極絕緣膜厚度為230nm的TFT特性良好，載流子遷移率為13.59cm2/Vs，S值為0.6V/dec.，沒有遲滯現象。

為了查明TFT移動度與溝道長度之間的依賴關系，該公司檢測了5μ～400μm的TFT。結果顯示，移動度基本固定，平均值為14cm2/Vs。受曝光機的限制，5μm以下的溝道長度未能試制。經確認，iXsenic半導體與Mo源漏極的接觸電阻為10Ωcm，電阻較低。柵極電壓為-20V、漏極電壓為5V、時間為400秒的負偏壓應力（NBS）測試的結果比較穩定，ΔV=-0.2V。而柵極電壓為20V、漏極電壓為5V、時間為4000秒的正偏壓應力（PBS）測試的結果則出現了變化，ΔV=3.2V。

在演講中，該公司介紹說：“槽膜涂布機在170mm×300mm的基板上涂布iXsenic的厚度分布均勻，為±2.5nm”，“16個TFT特性均勻，移動度良好，全部為10cm2/Vs。”而且，這種涂布方法容易升級成為支持第10代大型基板的技術。iXsenic是溶液合成可以使用的無機金屬氧化物半導體，可以在常溫常壓下使用。如表1所示，因為制造過程無需真空環境，所以制造工藝簡單、成品率高，而且成本低廉。

表1：對非晶Si（a-Si）TFT生產線進行改造后的特征比較

“++”代表非常好，“+”代表好，“o”代表普通，“-”代表差，“--”代表非常差。表中的數字是需要增加的制造裝置的種類等。“1”為縫模涂布機、UVO系統、烤箱。“2”為濺鍍設備和烤箱?！?”為準分子激光設備、烤箱、更換全部掩模。（根據Evonik的演講幻燈片制作）

具有以上特點的iXsenic，最適合使用縫口模頭涂布（狹縫涂布）的方法成膜。通過組合使用SCREEN Finetech Solutions（SCREEN FT）的狹縫涂布裝置（線性涂布機）等，可以實現簡單、成品率高，而且成本低的制造工藝。Evonik與SCREEN FT用幾年的時間，使用線性涂布機進行了iXsenic的涂布試驗。為使iXsenic半導體材料與制造裝置，以及制造工藝實現最佳匹配，簽署了戰略合作協議。

不過，作為實用化的前提，氧化物半導體TFT的元件結構，正在從交錯結構向自對準的頂柵結構轉變。韓國LG顯示器已經投入了量產。因此，材料開發很可能會出現變數。

2.2 無需光刻形成亞微米圖案

從強介電體的極化-電場特性來看，強介電體材料具備非易失性存儲功能，在低電場下可以誘導產生大量電荷。硅MOSFET的柵極絕緣膜使用的SiO2在加載10MV/cm的電場時，誘導產生的電荷量為3.5μC/cm2，而強介電體在加載0.5MV/cm左右的電場時，能夠誘導產生50μC/cm2的電荷量。

在本次IDW上，北陸先端科學技術大學院大學以“Invited Oxide-Channel Ferroelectric-Gate Thin Film　Transistors Prepared by Solution Process”為題發表演講，提出了利用強介電體巨大電荷控制能力控制導電溝道的晶體管新概念（論文序號：AMD6-1）。為了證明這個新概念，該校試制了使用透明導電膜ITO（Indium Tin Oxide）作為溝道的晶體管。晶體管的通態電流達到1mA，移動度為4cm2/Vs，電荷量達到了15μC/cm2。

作為使印刷的分辨率達到幾十nm的方法，該校開發出了Nano-Rheology Printing（n-RP）法。使用有機金屬化合物制成的氧化物前驅體墨水，在特殊結構的簇凝膠上進行壓印加工，凝膠會在溫熱的環境下發生塑性變形，從而實現壓印加工。圖2是n-RP的流程。該校開發出適合n-RP的半導體材料、導電材料、絕緣材料、強介電體材料用凝膠，單獨使用n-RP法，不借助以往的光刻，成功制作出了亞微米TFT。

圖2：Nano-Rheology Printing（n-RP）法的流程圖

（液體工藝的缺點是溶劑蒸發會導致薄膜“變薄”。為了解決這個問題，n-RP法會在不使用溶劑的塑性變形區域進行納米加工。這就是該校自主開發的n-RP法。

2.3 理光試制涂布型氧化物半導體TFT

理光以“Highly Reliable All-Printed Oxide TFT of High　Work-Function Metal Electrodes with Low Contact Resistance by Doped Oxide Semiconductor”為題發表演講，介紹了涂布型氧化物半導體TFT的試制結果（論文序號：AMD6-3）。

試制的TFT的元件結構為底柵、頂部觸點，溝道寬30μm、長10μm。制作流程如下：（1）在玻璃基板上噴涂金（Au）作為柵極電極；（2）旋涂柵極絕緣膜（Ricoh LSXO墨水：La Sr類氧化膜，介電常數～12）；（3）噴涂氧化物半導體（Ricoh IOX：Y墨水：In類氧化物半導體+摻雜劑）；（4）噴涂Au（功函數5.1eV）作為源電極和漏電極；（5）旋涂鈍化層PSV1（Ricoh PSV1墨水：堿土金屬硅酸鹽類氧化物）；（6）旋涂鈍化層PSV2（Ricoh PSV2：稀土和堿土類氧化物）；（7）旋涂平坦化膜PLN（PLN墨水：有機無機混合材料）。

在不附著鈍化膜的情況下檢測TFT的特性，移動度為10.9cm2/Vs，閾值電壓為3.6V，S值為0.27V/dec.。這是因為氧化物半導體優化了成分，與金（Au）的漏源電極之間接觸良好。另外，摻雜的氧化物半導體的載流子濃度（ne）達到了1018/cm3。通常情況下，無摻雜的氧化物半導體與金（Au）的接觸不佳，摻雜起到了明顯的改善效果。

在形成平坦化膜后，TFT的移動度約為10cm2/Vs。在偏壓熱應力試驗（BT試驗）及光照射試驗中，也得到了非?？煽康慕Y果。這些結果與真空成膜的特性相同。因此，試制器件具備的可靠性，完全可以滿足有機EL顯示器的需要，證明了這項技術有望應用于未來的印刷及柔性顯示器。

3. 結語

涂布型氧化物半導體TFT與利用真空成膜方法、在相同的基板溫度下制作的TFT相比，特性和可靠性已經毫不遜色。將這項技術投入量產的重點，在于涂布材料的供應與涂布裝置，通過本次的演講，廠商的反應已經明朗。在今后，筆者衷心希望真空成膜的課題得到解決，使發揮氧化物半導體TFT特色的顯示器實現商品化。

本文介紹的由日本開發的n-RP技術，還是不使用揮發性有機化合物（VOC：Volatile Organic Compounds）的工藝，在這一方面也將受到關注。（特約撰稿人：鵜飼育弘，Ukai Display Device Institute）