Menta當前提供什么產品？

　　Menta是半導體IP提供商。我們是歐洲唯一經過驗證的可嵌入客戶SoC和ASIC中的可編程邏輯提供商。這種可編程邏輯采用嵌入式FPGA IP的形式。因此，我們為客戶提供了將其SoC的一小部分作為低功耗FPGA的可能性，可以由他們或客戶進行現場編程。如今算法和需求變化比SoC設計周期快得多，Menta的eFPGA相當于為芯片設計加層“保險”。

　　那么，Menta的eFPGA IP本質上是FPGA的核心架構嗎？

　　這樣總結確實是很誘人的。但是，這并不能準確地反映出完整的現實——我們在Menta成立的初期發現這一點很困難。

　　當我們從eFPGA IP的第1版開始時，我們就以“獨立的FPGA模式”進行了設計。實際上，我們的eFPGA IP與當時FPGA供應商提供的核心架構在概念上沒有什么區別。我們以此核心架構發布了Menta eFPGA IP的第一代和第二代，并在2011年發布了基于MRAM內核架構的FPGA，這雖然是世界第一，但仍然是FPGA的模式。

　　這些產品為我們提供了良好的市場知名度和前景，同時也給我們帶來了新的訂單。但是，就在PPT演講的興奮感過去后，我們發現潛在客戶的熱情正在迅速消退——最初我們并不理解背后的原因。

　　2014年，當面臨日本市場的廣闊前景時，我們經歷了艱辛的歷程。在與日本的客戶技術團隊進行深入交流時，他們的ASIC工程師提出了許多有關集成、仿真、驗證、成品率和最終測試等問題。這些都不是我們要克服的主要障礙，但是對于那些工程師來說，這意味著額外的風險、成本和集成時間。我們最終失去了該客戶，由于類似的原因，此后又失去了許多其他客戶。

　　當我投資Menta并決定領導該公司時，我們重新開始并改變思維模式。我們的客戶是SoC和ASIC設計人員——因此，我們聘請SoC和ASIC設計人員來深入了解并分析他們的產品期望，以及在采用IP方面遇到的基本障礙。

　　我們FPGA專家與ASIC設計專家的合作催生了Menta新一代的獨特eFPGA IP（于2015年發布的第三代），它誕生于ASIC IP的模式，為客戶提供了從概念階段到生產的完整過程。不久之后，我們獲得了第一位客戶——美國頂級航空航天與國防公司。

　　此后Menta發展迅速，我們現在銷售的是2018年發布的第五代 eFPGA IP。我們一直保留獨特模式，但每次迭代后PPA都有很大的提高。

　　Menta的獨特性是什么？

　　就像我說的那樣，Menta eFPGA IP被設計為集成到ASIC或SoC中——因此，我們的主要目標是使客戶從設計到全面生產的整個過程沒有任何顧慮和風險。

　　首先，我們不想向客戶指定要使用的代工廠、工藝節點、接口或EDA設計流程。當然，越早做出集成eFPGA IP的決定，則可以從該集成中獲得更多的收益。但是，由于我們的方法有極高的靈活性，因此，Menta eFPGA IP仍可以在設計過程的后期中集成。

　　就靈活性而言，更具體來說，我們的eFPGA IP完全基于由代工廠、客戶或第三方提供的標準單元——不需要特殊定制單元即可使用我們的IP。即使對于比特流存儲，我們也使用DFF來實現極高的可移植性——而大多數其他解決方案將需要定制的SRAM比特單元設計，這限制了他們對代工廠或工藝的選擇。我們不需要任何特定的庫，工藝流程或金屬疊層（metal stack）即可讓我們的用戶部署我們的IP。附帶說明一下，與SRAM基本設計相比，DFF還使我們的設計具有更強的可抗輻照加固能力——這是在汽車制造、航天和國防領域的重要參考因素。

　　Menta的eFPGA IP的接口也有相同的獨特——這些都是我們外部的模塊。與IP的連接和通訊就像連接一個內存模塊一樣簡單。

　　出于相同的原因，我們已經開發了標準掃描鏈DfT并申請了專利，使我們的客戶可以在每個階段結合自己的EDA工具鏈進行驗證和仿真，就像其他的IP數據一樣。這使我們意識到，我們的eFPGA IP不會在客戶的設計中引入任何良率或可靠性問題。

　　最后，由于我們有客戶做的是ASIC設計——代表“特定應用芯片”。因此，我們使IP完全“設計自適應”，甚至“應用自適應”，隨著我們客戶的需求而發展。如需要新的AI算法，則可以對其進行編程，而不是將其固化到硬件中。

　　如果有關于驗證，模擬，信任等環節的具體需求，我還可以結合著談到Menta eFPGA IP更多獨特性。

　　我們可以肯定的是，提供優秀的eFPGA IP不僅僅在于查找表的物理密度。對于給定的RTL設計，還有很多其他因素會影響芯片面積，包括DSPs、是否可以將存儲集成在IP本身，讀/寫電路，測試電路等。從整體上看，在滿足設計靈活性的基礎上，我們的客戶對硅片面積的大小也甚為滿意。

　　Menta軟件如何？

　　我們的客戶不想為他們的用戶增加任何復雜性。如果他們必須購買第三方軟件來對芯片進行編程，則不可避免用戶會產生額外的分歧和成本。

　　因此，我們很早就做出了正確的戰略決策，開發和交付eFPGA IP的完整設計環境——獨立自主的 Origami編程平臺，可供所有客戶使用。我們還通過集成Verific HDL解析器來確保與客戶現有的RTL代碼兼容。FPGA工程師只需幾個小時即可掌握我們的設計流程，并輕松地將其現有RTL移至Menta eFPGA IP。這就是我們的客戶通常在芯片設計之前評估我們的IP和實際使用時的設計流程，這是我們持續成功的基石，并順利取得了越來越多的設計案例。

　　將Menta eFPGA IP移植到指定工藝需要花費多長時間？

　　得益于我們獨特的基于純標準單元庫設計技術、IP的可移植性以及設計流程，我們只需1到6個月即可將eFPGA IP部署到新的工藝節點中。迄今為止，我們的IP已在4個不同代工廠的10個不同節點上交付——從180nm到6nm， 現在5nm已在規劃中。由于我們不需要定制標準單元，因此不需要單獨的測試芯片或芯片驗證。結果表明，我們所有的交付都是一次成功。

　　我們的方法已經過合作伙伴和客戶的多次實測驗證，在GLOBAL FOUNDRIES的32SOI和12LP得到硅驗證，并且是22FDX'celerator合作伙伴計劃的成員。希望您看到我們在質量和可移植性方面的專注。

　　當人們可以購買獨立的FPGA時為何使用eFPGA IP？

　　對于那些需要大量可編程邏輯資源的小批量、高價值應用，FPGA發揮了出色的作用——我們這里說的是數百萬個LUT。例如，在數據中心中，獨立FPGA解決方案中的AI工作負載正在對GPU造成巨大的沖擊。

　　然而，當涉及到邊緣應用的工作負載，成本和低功耗成為首要考慮因素，獨立FPGA解決方案沒有太大意義——原型設計除外。在這些市場中，ASIC和SoC才是將來的真正贏家。

　　但是，正如我之前說的，在算法IP迅速變化的應用中，將其固化到ASIC的門中是非常具有挑戰的。或許，芯片可能會在上市時未發先敗。這是我們在不斷變化的AI/ML，計算存儲，5G和加密中看到的趨勢。

　　eFPGA的亮點由此得以顯現——對于快速變化的算法，您可以分配大約20％的芯片面積，確保您如果需要使用其他算法，也可以將其編程到ASIC中，即使在流片后也無妨。的確，您的芯片會稍大一些（與固化的門級電路相比），但是多出的小小“保險費”對于使您的芯片適應未來的需求是值得的。

　　我們還在客戶中看到了另一種現象——可配置性。在使用eFPGA之前，一些客戶可能會擁有數百種功能稍有不同的不同芯片?，F在，借助小規模的eFPGA，他們可以擁有一個裸片，由此可以生產100個不同的SKU，而沒有庫存風險。這對他們來說是無價的。

　　最后，特別是在加密技術中，eFPGA可以提升安全性。如果加密被“硬連接”到門中，則始終可以進行逆向工程操作。如果僅在運行時將其加載到ASIC中（您可以使用eFPGA來完成），則進行逆向工程操作將變得更加困難。

　　總而言之，我們現在看到無數的新用例，正展開我們始料未及的廣闊前景。

　　自上次我們交談以來有什么新變化？

　　已經有一段時間了，因此實際上有很多更新。首先，我們發布了Menta第五代eFPGA IP，PPA方面有顯著提升。其次，我們引入了新功能，特別是以完全自動化和透明的方式在IP中進行存儲配置，以及具有一些已獲專利的突破性功能的新型自適應DSP，這些功能已被早期的用戶所使用。

　　在接下來的幾個月中，我們將告訴您更多信息。

　　您在哪里看到使用了Menta eFPGA IP？

　　我們有四個主要市場領域，早期客戶來自于航空航天和國防領域。我們在全球擁有多個客戶（歐洲防衛局，泰雷茲·阿萊尼亞太空公司）。我們提供可靠的eFPGA IP的能力以及我們擁有的多種抗輻照方案，是我們在航空航天和國防領域的獨到優勢。

　　我們在高性能計算（EPI）或5G基站（北京崇新通訊）等計算密集型應用中也有客戶。

　　我們因提供低功耗，小面積和低成本小型eFPGA IP，在物聯網（邊緣應用）領域多有建樹。

　　汽車行業對我們來說是一個不斷發展的細分市場，通常需要更長的時間開拓用戶，但我們擁有強大的優勢，并且最近有機會公開討論我們與卡爾魯厄斯理工學院，英飛凌和寶馬的交流合作。

　　我看到一些公開的合作伙伴關系——您能告訴我更多嗎？

　　我們的目標不僅是為客戶帶來eFPGA IP，還包括所有附帶IP和工具，以作為Menta eFPGA IP的附加值。為此，我們致力于構建一個激動人心的“生態系統”。

　　一些合作伙伴為我們的客戶開放更多的專門技術，賦能更多應用，例如Rambus和Secure IC的安防技術和加密技術。

　　一些合作伙伴為提供了適用于VHDL / Verilog / 系統Verilog解析的Verific或Mentor Graphics Catapult，使我們的客戶可以使用SystemC等高級語言對eFPGA IP進行編程，增加用戶便捷性。

　　更多的合作伙伴中，如Andes提供SoC級應用（如eFPGA IP和CPU組合），以及GLOBALFOUNDRIES，IMEC，Surecore和Synopsys，為我們的客戶帶來多樣技術選擇。

　　最后，我們在建設一個不斷發展的算法IP供應商生態系統，他們可以向我們的客戶提供其產品，以支持垂直應用——從TinyML到安全和加密應用，包括如Rambus和Secure——IC等。