為了發掘宇航市場的潛力，衛星運營商正通過提供增值服務，如超高分辨率成像、流媒體視頻直播和星上人工智能，提升星上處理的能力以減少下行鏈路的需求。從2019年到2024年，高吞吐量載荷的市場需求預計增長12倍，帶寬增加至26500 Gbps。

上述的所有應用都和存儲器的容量和速度密切相關。實時存儲前向高吞吐量載荷基于支持GHz I/O速率的FPGA、存儲器、寬帶ADC和DAC。例如，一個12位1.5Gsps采樣率的ADC每秒產生18Gb的原始數據。一分鐘的壓縮SAR信息需要大約70Gb的存儲容量。這對現有的宇航級存儲器解決方案的I/O帶寬、訪問時間、功耗、物理尺寸和存儲容量提出了很大的挑戰。

一個數字高吞吐量載荷的典型架構如下圖所示。它需要使用一個宇航級FPGA或一個快速微處理器進行星上處理。最新的超深亞微米工藝的經過認證的FPGA一般包含大約30Mb的片上存儲器，而CPU會更少。基于這一架構的電信、地球觀測和科學載荷多使用Xilinx的XQRKU060、Microchip的RTPolarFire或NanoXplore的宇航級FPGA，需要額外的快速片外存儲器存儲這些應用產生的大量數據。

圖 1 : 數字高吞吐量載荷的架構

實時處理，結合大帶寬數據的快速壓縮和存儲，是下一代高吞吐量衛星服務所必需的。問題是如何找到一款合適的有足夠容量、速度和可靠性的宇航級大容量存儲器。

SDRAM是一種快速大容量的半導體技術，它由單元的邏輯陣列和基本的存儲元件組成，每個存儲元件都包括一個電容和一個FET組成的控制門電路。每個單元存儲一個比特，下圖是一個簡單的4比特存儲器。每一行的電壓控制晶體管的通斷，并對相關的電容充電或放電。在每個所需的“字線”充電之后，列選擇器選擇對應的電容，準備接下來的讀/寫操作。由于自放電效應，這些單元必須周期性刷新，包括讀和數據寫回的操作。

圖 2 : SDRAM位單元和SDRAM芯片的組織結構

SDRAM架構包含許多存儲單元，這些存儲單元組成行和列的二維陣列。要選擇某一個比特，需首先確定對應的行，然后確定對應的列。當對應的行開啟時，可以訪問多個列，從而提高連續讀/寫的速度并降低延遲。

為了增加字容量，存儲器使用多個陣列，這樣當需要進行一次讀/寫操作時，存儲器只需要尋址一次訪問每個陣列中的1個比特。

為了增加存儲器的整體容量，SDRAM的內部結果還包含多個bank，如上圖所示。這些bank互相交織，進一步提高了性能，并可以獨立尋址。

當需要執行讀或寫操作時，首先存儲器控制器發出ACTIVE命令，激活對應的行和bank。操作執行完畢后，PRECHARGE命令關閉一個或多個bank中的一個對應的行。除非之前的行被關閉，否則無法打開新的行。

SDRAM的操作通過如下的控制信號實現：片選(CS)、數據屏蔽(DQM)、寫使能(WE)、行地址選通(RAS)和列地址選通(CAS)。后面的三個信號決定發出哪個命令，如下表所示：

表 1 : SDRAM控制真值表

從1992年至今，SDRAM已發展了數代：最早的版本是單倍數據速率(SDR)型SDRAM，其內部時鐘頻率和I/O速率相同。SDR型SDRAM一個時鐘周期只能讀或寫一次，在開始下個操作之前必須等待當前操作完成。

雙倍數據率(DDR)型SDRAM通過在兩個時鐘邊沿傳送數據，在不提高時鐘頻率的情況下使I/O傳送的速度加倍，從而實現了更大的帶寬。這是采用一種2n預讀取的架構，其內部數據路徑是外部總線寬度的兩倍，允許內部頻率是外部傳送速度的一半。對于每個讀操作，可獲取2個外部字；而對于每個寫操作，兩個外部數據字在內部合并，并在一個周期內寫入。DDR1是一種真正的源同步設計，通過使用雙向數據選通在一個時鐘周期捕捉兩次數據。

DDR2型SDRAM的外部總線速度是DDR1的雙倍I/O傳送速度的兩倍。它使用4n預讀取的緩沖，內部的數據路徑是外部數據總線寬度的四倍。DDR2的時鐘頻率可設置成DDR1的一半，實現相同的傳送速度；或相同的速率，實現雙倍的信息帶寬。

DDR3型SDRAM的外部總線速度是DDR2雙倍I/O傳送速率的兩倍，使用8n預讀取架構。它的內部數據路徑的寬度是8比特，而DDR2是4比特。DDR3的時鐘頻率可設置成DDR2的一半，實現相同的傳輸速度；或相同的速率，實現雙倍的信息帶寬。

表2列出了當前衛星和航天器制造商可用的宇航級SDRAM的選項。

表 2 : 當前的宇航SDRAM選項

為了實現下一代高吞吐量衛星的服務，未來的載荷需要更快、更大容量、更小尺寸和更低功耗的星載存儲器。小衛星星座對尺寸和功耗有更嚴格的限制，而OEM廠商也需要更大的存儲帶寬實現實時應用。

Teledyne-e2v最近發布了第一款面向宇航應用的耐輻射DDR4 SDRAM。DDR4T04G72是一款72比特4GB(32Gb)的存儲器，目標I/O速度2400MT/s，有效帶寬153.6 Gbps（帶ECC）或172.8 Gbps(不帶ECC)。器件的封裝是緊湊的15x20x1.92mm的PBGA，包含391個焊球，間距0.8mm，如下圖所示。這款器件可提供-55℃到+125℃和-40℃到+105℃兩種溫度范圍，其有鉛的版本經過NASA Level 1和ESCC class 1的質量認證。將來也有計劃發布8GB(64Gb)的版本。

圖 3 : 耐輻射DDR4T04G72, 4 GB DDR4存儲器

對于防輻射性能，DDR4T04G72的SEL閾值超過60.8 MeV.cm2/mg，SEU和SEFI的閾值分別是8.19和2.6 MeV.cm2/mg，目標100 krad(Si)TID免疫。

4GB DDR4T04G72是一款包含5個裸片的MCM，其中4個是1 GB(8 Gb)的存儲容量，512 Mb x 16 bits結構，分為兩個組，每個組有4個bank。為了提高可靠性，器件采用了72比特的數據總線，包含64比特的數據和8比特的錯誤檢測與糾正。這個ECC功能是通過第五個裸片實現的。器件使用內部的8n預讀取緩沖，實現高速操作，提供可編程的讀寫操作和額外的延遲。

DDR4的供電電壓的典型值是1.2V。下表是DDR4T04G72的物理尺寸和功耗與市面上的宇航級SDRAM的對比。功耗在很大程度上與下面幾個因素相關：器件的架構、時鐘頻率、供電電壓、執行的操作、器件的狀態（如使能、預充電或讀/寫）、每個狀態的持續時間、是否使用bank交織和I/O電路的實現（如終端電路）。SDRAM在系統中的使用方式的不同，也會對功耗有很大的影響。對于系統設計，非常重要的一點是，您需要考慮存儲器如何被訪問、如何被特定的PDN驅動以及如何設計散熱方案。DDR4也支持2.5V的電壓Vpp，其為器件提供字線加速以提升效率。

表 3 : SDRAM的參數比較

您可以從Teledyne e2v獲取DDR4T04G72的IBIS、SPICE、熱模型和散熱估算表。若您想把這款器件配合Xilinx’s XQRKU060宇航級FPGA一起使用，Teledyne e2v可以提供使用Vivado? Design Suite生成DDR4控制器IP的配置文件供您參考。

您也可以選擇下圖這款小型單基板44x26mm的模塊，包含DDR4T04G72 DDR4 SDRAM和一款耐輻射四核64比特ARM? Cortex? A72 CPU，其工作頻率高達1.8 GHz。對于這款宇航級模塊，目前Teledyne e2v還未決定提供有鉛還是RoHS的封裝。

圖 4 : 耐輻射QLS1046-4GB quad ARM core和DDR4T04G72 DDR4存儲器

DDR4將為宇航產業提供高吞吐量板上計算的方案，提高采集系統的性能，使諸如超高分辨率成像、流媒體視頻直播和星上人工智能等新一代地球觀測、宇航科學和電信應用變為可能。

DDR4T04G72使衛星和航天器的制造商第一次可以使用大存儲帶寬技術，而類似的技術在商業領域已經使用了6年了。與市場上的經過認證的DDR3 SDRAM相比，DDR4T04G72可與最新的宇航級FPGA和微處理器配合使用，實現：

· 存儲器帶寬增加62%，傳輸速度加倍

· 存儲容量增加25%

· 物理尺寸縮小76%