我們已經從前兩篇的文章中了解了半導體制造的前幾大步驟，包括晶圓加工、氧化、光刻、刻蝕和薄膜沉積。

　　在今天的推文中，我們將繼續介紹最后三個步驟：互連、測試和封裝，以完成半導體芯片的制造。

　　第六步 互連

　　半導體的導電性處于導體與非導體（即絕緣體）之間，這種特性使我們能完全掌控電流。通過基于晶圓的光刻、刻蝕和沉積工藝可以構建出晶體管等元件，但還需要將它們連接起來才能實現電力與信號的發送與接收。

　　金屬因其具有導電性而被用于電路互連。用于半導體的金屬需要滿足以下條件：

　　低電阻率：由于金屬電路需要傳遞電流，因此其中的金屬應具有較低的電阻。

　　熱化學穩定性：金屬互連過程中金屬材料的屬性必須保持不變。

　　高可靠性：隨著集成電路技術的發展，即便是少量金屬互連材料也必須具備足夠的耐用性。

　　制造成本：即使已經滿足前面三個條件，材料成本過高的話也無法滿足批量生產的需要。

　　互連工藝主要使用鋁和銅這兩種物質。

　　鋁互連工藝

　　鋁互連工藝始于鋁沉積、光刻膠應用以及曝光與顯影，隨后通過刻蝕有選擇地去除任何多余的鋁和光刻膠，然后才能進入氧化過程。前述步驟完成后再不斷重復光刻、刻蝕和沉積過程直至完成互連。

　　除了具有出色的導電性，鋁還具有容易光刻、刻蝕和沉積的特點。此外，它的成本較低，與氧化膜粘附的效果也比較好。其缺點是容易腐蝕且熔點較低。另外，為防止鋁與硅反應導致連接問題，還需要添加金屬沉積物將鋁與晶圓隔開，這種沉積物被稱為“阻擋金屬”。

　　鋁電路是通過沉積形成的。晶圓進入真空腔后，鋁顆粒形成的薄膜會附著在晶圓上。這一過程被稱為“氣相沉積 （VD） ”，包括化學氣相沉積和物理氣相沉積。

　　銅互連工藝

　　隨著半導體工藝精密度的提升以及器件尺寸的縮小，鋁電路的連接速度和電氣特性逐漸無法滿足要求，為此我們需要尋找滿足尺寸和成本兩方面要求的新導體。銅之所以能取代鋁的第一個原因就是其電阻更低，因此能實現更快的器件連接速度。其次銅的可靠性更高，因為它比鋁更能抵抗電遷移，也就是電流流過金屬時發生的金屬離子運動。

　　但是，銅不容易形成化合物，因此很難將其氣化并從晶圓表面去除。針對這個問題，我們不再去刻蝕銅，而是沉積和刻蝕介電材料，這樣就可以在需要的地方形成由溝道和通路孔組成的金屬線路圖形，之后再將銅填入前述“圖形”即可實現互連，而最后的填入過程被稱為“鑲嵌工藝”。

　　隨著銅原子不斷擴散至電介質，后者的絕緣性會降低并產生阻擋銅原子繼續擴散的阻擋層。之后阻擋層上會形成很薄的銅種子層。到這一步之后就可以進行電鍍，也就是用銅填充高深寬比的圖形。填充后多余的銅可以用金屬化學機械拋光 （CMP） 方法去除，完成后即可沉積氧化膜，多余的膜則用光刻和刻蝕工藝去除即可。前述整個過程需要不斷重復直至完成銅互連為止。

　　通過上述對比可以看出，銅互連和鋁互連的區別在于，多余的銅是通過金屬CMP而非刻蝕去除的。

　　第七步 測試

　　測試的主要目標是檢驗半導體芯片的質量是否達到一定標準，從而消除不良產品、并提高芯片的可靠性。另外，經測試有缺陷的產品不會進入封裝步驟，有助于節省成本和時間。電子管芯分選 （EDS） 就是一種針對晶圓的測試方法。

　　EDS是一種檢驗晶圓狀態中各芯片的電氣特性并由此提升半導體良率的工藝。EDS可分為五步，具體如下 ：

　　01電氣參數監控 （EPM）

　　EPM是半導體芯片測試的第一步。該步驟將對半導體集成電路需要用到的每個器件（包括晶體管、電容器和二極管）進行測試，確保其電氣參數達標。EPM的主要作用是提供測得的電氣特性數據，這些數據將被用于提高半導體制造工藝的效率和產品性能（并非檢測不良產品）。

　　02晶圓老化測試

　　半導體不良率來自兩個方面，即制造缺陷的比率（早期較高）和之后整個生命周期發生缺陷的比率。晶圓老化測試是指將晶圓置于一定的溫度和AC/DC電壓下進行測試，由此找出其中可能在早期發生缺陷的產品，也就是說通過發現潛在缺陷來提升最終產品的可靠性。

　　03檢測

　　老化測試完成后就需要用探針卡將半導體芯片連接到測試裝置，之后就可以對晶圓進行溫度、速度和運動測試以檢驗相關半導體功能。具體測試步驟的說明請見表格。

　　04修補

　　修補是最重要的測試步驟，因為某些不良芯片是可以修復的，只需替換掉其中存在問題的元件即可。

　　05點墨

　　未能通過電氣測試的芯片已經在之前幾個步驟中被分揀出來，但還需要加上標記才能區分它們。過去我們需要用特殊墨水標記有缺陷的芯片，保證它們用肉眼即可識別，如今則是由系統根據測試數據值自動進行分揀。

　　第八步 封裝

　　經過之前幾個工藝處理的晶圓上會形成大小相等的方形芯片（又稱“單個晶片”）。下面要做的就是通過切割獲得單獨的芯片。剛切割下來的芯片很脆弱且不能交換電信號，需要單獨進行處理。這一處理過程就是封裝，包括在半導體芯片外部形成保護殼和讓它們能夠與外部交換電信號。整個封裝制程分為五步，即晶圓鋸切、單個晶片附著、互連、成型和封裝測試。

　　01晶圓鋸切

　　要想從晶圓上切出無數致密排列的芯片，我們首先要仔細“研磨”晶圓的背面直至其厚度能夠滿足封裝工藝的需要。研磨后，我們就可以沿著晶圓上的劃片線進行切割，直至將半導體芯片分離出來。

　　晶圓鋸切技術有三種：刀片切割、激光切割和等離子切割。刀片切割是指用金剛石刀片切割晶圓，這種方法容易產生摩擦熱和碎屑并因此損壞晶圓。激光切割的精度更高，能輕松處理厚度較薄或劃片線間距很小的晶圓。等離子切割采用等離子刻蝕的原理，因此即使劃片線間距非常小，這種技術同樣能適用。

　　02單個晶片附著

　　所有芯片都從晶圓上分離后，我們需要將單獨的芯片（單個晶片）附著到基底（引線框架）上。基底的作用是保護半導體芯片并讓它們能與外部電路進行電信號交換。附著芯片時可以使用液體或固體帶狀粘合劑。

　　03互連

　　在將芯片附著到基底上之后，我們還需要連接二者的接觸點才能實現電信號交換。這一步可以使用的連接方法有兩種：使用細金屬線的引線鍵合和使用球形金塊或錫塊的倒裝芯片鍵合。引線鍵合屬于傳統方法，倒裝芯片鍵合技術可以加快半導體制造的速度。

　　04成型

　　完成半導體芯片的連接后，需要利用成型工藝給芯片外部加一個包裝，以保護半導體集成電路不受溫度和濕度等外部條件影響。根據需要制成封裝模具后，我們要將半導體芯片和環氧模塑料 （EMC） 都放入模具中并進行密封。密封之后的芯片就是最終形態了。

　　05封裝測試

　　已經具有最終形態的芯片還要通過最后的缺陷測試。進入最終測試的全部是成品的半導體芯片。它們將被放入測試設備，設定不同的條件例如電壓、溫度和濕度等進行電氣、功能和速度測試。這些測試的結果可以用來發現缺陷、提高產品質量和生產效率。

　　封裝技術的演變

　　隨著芯片體積的減少和性能要求的提升，封裝在過去數年間已經歷了多次技術革新。面向未來的一些封裝技術和方案包括將沉積用于傳統后道工藝，例如晶圓級封裝（WLP）、凸塊工藝和重布線層 （RDL） 技術，以及用于前道晶圓制造的的刻蝕和清潔技術。

　　下面我們介紹一些基于泛林集團開發的先進封裝解決方案。

　　什么是先進封裝？

　　傳統封裝需要將每個芯片都從晶圓中切割出來并放入模具中。晶圓級封裝（WLP）則是先進封裝技術的一種， 是指直接封裝仍在晶圓上的芯片。WLP的流程是先封裝測試，然后一次性將所有已成型的芯片從晶圓上分離出來。與傳統封裝相比，WLP的優勢在于更低的生產成本。

　　先進封裝可劃分為2D封裝、2.5D封裝和3D封裝。

　　更小的2D封裝

　　如前所述，封裝工藝的主要用途包括將半導體芯片的信號發送到外部，而在晶圓上形成的凸塊就是發送輸入/輸出信號的接觸點。這些凸塊分為扇入型（fan-in） 和扇出型 （fan-out） 兩種，前者的扇形在芯片內部，后者的扇形則要超出芯片范圍。我們將輸入/輸出信號稱為I/O（輸入/輸出），輸入/輸出數量稱為I/O計數。I/O計數是確定封裝方法的重要依據。如果I/O計數低就采用扇入封裝工藝。由于封裝后芯片尺寸變化不大，因此這種過程又被稱為芯片級封裝 （CSP） 或晶圓級芯片尺寸封裝 （WLCSP）。如果I/O計數較高，則通常要采用扇出型封裝工藝，且除凸塊外還需要重布線層 （RDL） 才能實現信號發送。這就是“扇出型晶圓級封裝 （FOWLP）”。

　　2.5D 封裝

　　2.5D封裝技術可以將兩種或更多類型的芯片放入單個封裝，同時讓信號橫向傳送，這樣可以提升封裝的尺寸和性能。最廣泛使用的2.5D封裝方法是通過硅中介層將內存和邏輯芯片放入單個封裝。2.5D封裝需要硅通孔 （TSV）、微型凸塊和小間距RDL等核心技術。

　　3D 封裝

　　3D封裝技術可以將兩種或更多類型的芯片放入單個封裝，同時讓信號縱向傳送。這種技術適用于更小和I/O計數更高的半導體芯片。TSV可用于I/O計數高的芯片，引線鍵合可用于I/O計數低的芯片，并最終形成芯片垂直排列的信號系統。3D封裝需要的核心技術包括TSV和微型凸塊技術。

　　泛林集團能夠提供上述工藝所需的核心方案，包括硅刻蝕、金屬擴散阻擋層、鍍銅和清洗技術，以及構建微型凸塊和微型RDL所需的電鍍、清洗和濕刻蝕方案。

　　至此，半導體產品制造的八個步驟“晶圓加工-氧化-光刻-刻蝕-薄膜沉積-互連-測試-封裝”已全部介紹完畢，從“沙?！蓖懽兊健靶酒?，半導體科技正在上演現實版“點石成金”。