隨著嵌入式系統與外圍環境的響應越來越多，需要捕獲和處理數據的外設數量也暴增。微控制器通常配備ADC、DAC、PWM、多個定時器/計數器，以及大量的TWI、SPI、CAN、USB和USART通信接口。外設的增加意味著需要循環密集(cycle-intensive)的中斷，而在內存和外設之間移動的數據量也會呈指數級增加。

　　一般來說，CPU負責處理中斷和移動數據。在某些應用中，CPU的大多數時間都花費在這些活動上。例如，管理兩個同步外設之間的通信和64Mbps速率的單一數據傳輸就需要200 CPU MIPS，并消耗240mA電流，原因是這涉及了廣泛的場景關聯轉換和中斷處理。要應對這些額外的計算負荷，就必須提高CPU時鐘速率，因而相應地增加了功耗。在極端情況下，還必須把設計從8/16位器件轉換成32位器件才能應付。

　　在多數情況下，一個外設上的信號除了要讓另一個外設知道它有事要做外，并不需要CPU做什么?？上У氖牵瑑蓚€外設間的聯絡卻需要大量中斷處理時間。例如，在馬達控制應用中，為防止馬達過熱，必須不斷測量馬達上的電流，并在出現過流馬達停轉信號時觸發一個模擬比較器。這樣CPU便會隨之中斷，并關斷馬達驅動電路的PWM輸出。這個過程需要耗費數十個時鐘周期，并需要另外的20～100個時鐘周期來恢復關聯。微控制器并沒真正被用于任何需要其處理能力的事情，只是從模擬比較器向PWM輸出傳遞了一個消息而已；換言之CPU時鐘資源基本上被浪費了。

　　除此之外，定時器/計數器為其它外設(ADC和DAC)的定時也會耗費CPU時鐘的資源。在這類情況下，都要產生一個中斷來開始一次轉換。在幾個kHz的抽樣速率下，這些定時器/計數器中斷會消耗掉1MIPS，大約是一個12MIPS CPU的8%的處理能力。

　　如果這些外設能夠無需中斷CPU而直接相互通信，每秒鐘就可輕易節省數百萬個時鐘周期。8位微控制器不再適用于8位應用的一個原因，就是應用涉及的數據處理和中斷處理太多，CPU的MIPS大都耗費在這些活動上。而外設和內存之間的傳輸數據更進一步地增加了MCU的負擔。一個350kps的數據傳輸就要耗費22～25個CPU MIPS。

　　解決這個問題的一個方法是采用一個帶8通道事件系統和直接內存訪問(DMA)的低功耗8/16位單周期RISC MCU，讓事件系統和DMA來為CPU分擔這些工作。這種微控制器構架可同時處理多達8個外設間事件，以及4個速率為64Mps的數據傳輸，而且總體電流消耗低于10mA。由于事件系統和DMA可讓外設自主地相互通信，因此不再需要CPU時鐘周期或中斷，這樣CPU也就可以處于睡眠狀態了。

　　事件系統通過CPU數據總線和DMA控制器之外的一個專用網絡傳遞外設信號。這樣做的好處是外設間信號通信變得可預見和無延遲，并減少了CPU時間和釋放了中斷資源。有了事件系統，當一個外設出現了狀態變化，就會自動觸發其它外設上的相應動作。在前述馬達案例中，微控制器中的模擬比較器、定時器/計數器，I/O引腳或ADC可以在過流狀況的兩個時鐘周期內，直接關斷馬達驅動電路的PWM輸出，不需占用任何中斷，也不耗費任何CPU時鐘資源，就可以為馬達提供更好的保護。

　　圖1，帶有事件系統總線的XMEGA微控制器：帶有事件系統和DMA的MCU通過CPU數據總線和DMA之外的一個專用網絡傳遞外設信號。這樣做的好處是外設間信號通信變成可預見和無延遲，并減少了CPU周期時間和釋放了中斷資源。

圖1，帶有事件系統總線的XMEGA微控制器。

　　可以觸發事件系統的外設事件包括：定時器/計數器比較匹配或溢出，模擬比較器觸發，引腳狀態變化，ADC完成或比較，以及實時計數器溢出。在其它外設中被觸發的事件包括：ADC或 DAC轉換，輸入捕獲以記錄通信時間戳或ADC測量時間戳，外部頻率或脈寬測量，產生定時器/計數器時鐘信號，開始一個DMA交易，或改變一個引腳輸出。

　　至于哪些事件應該觸發特定外設上的哪些動作，完全可由設計人員進行配置。事件系統配置可以是靜態鎖定的，也可在應用執行的不同階段動態變化。事件通道并行運作，任何時刻都可有多達8對外設同時互聯。

　　采用事件系統能夠消除多個和/或頻繁的中斷觸發造成的瓶頸，而且無需軟件開銷，關鍵任務可獨立于CPU完成，而且也能大大降低功耗。一個沒有事件系統的傳統8位MCU要耗費16 MIPS才能完成響應馬達過流信號關斷PWM的動作。在16 MHz，1 MIPS/MHz，以及0.6 mA/MHz的工作條件下，微控制器需要消耗8.6 mA才能完成這項任務。而一個帶有事件系統的同等MCU則不消耗MIPS，而且也不會增加功耗。

　　圖2，XMEGA微控制器的事件系統：有了事件系統，一個外設上出現狀態變化就會自動觸發其它外設上的相應動作，且不 占用任何中斷，也不耗費任何CPU時鐘資源?？赏瑫r處理多達8個外設間事件，以及4個速率為64Mps的數據傳輸，而CPU處于睡眠模式，電流消耗僅10mA。

圖2，XMEGA微控制器的事件系統。

　　消除中斷后，處理響應延遲可獲減少，而且確保最多只要2個時鐘周期，或者說在32 MHz 時鐘頻率下只需62.5 ns的時間；而最快響應時間可達到31.2 ns。實際上，在8/16位MCU上采用事件系統，響應時間較無事件系統的傳統32位MCU 縮短了37倍。

　　傳輸數據是另一個耗費時鐘周期和增加功耗的活動。由于CPU本身每次只能傳輸1個位，因此用CPU傳輸數據會帶來巨大處理開銷很大。8位微控制器必須執行22 MIPS，消耗14mA電流才能完成速率350Kbps的數據傳輸。SPI和USART傳輸的數據速率高達25Mbps，普通的8位MCU幾乎不可能支持這個最大速率。

　　只要在器件上增加一個外設DMA控制器，就可基本上解除CPU的所有這些工作負荷。當CPU數據總線空閑時，DMA控制器便會用它來完成內存和外設間的數據傳輸，無需使用CPU資源。連接外設寄存器的內部總線(包括I/O引腳、內存映射EEPROM、內部SRAM，以及外部總線接口)是分開的，因而DMA控制器和CPU可以同時進行總線訪問。這樣，始終有一個通信通道供DMA使用。

　　跟處理能力為22 MIPS、功耗為11mA但不帶DMA的8位MCU比較，使用DMA控制器傳輸350 Kbps數據，MIPS消耗可減少99%；電流消耗則低于1mA。

　　DMA控制器可以直接將數據從一個外設寄存器移到內部或外部SRAM，也可在SRAM的不同地址間，甚至不同外設寄存器之間移動數據。4個DMA通道有著各自的優先級、來源、目的地、觸發方式、尋址模式，以及傳輸塊大小。由于RISC CPU中簡單的線性內存地址空間以及DMA控制器的自動增/減和重新加載的特點，DMA一次可傳送1到16M字節。

　　若事件系統與DMA控制器配合使用，就可按如下方式完成模數和數模轉換：任何I/O引腳上的狀態變化或任何定時器/計數器出現溢出，就會觸發ADC轉換，無需任何CPU開銷。ADC轉換結果通過一個DMA通道傳送到SRAM。同時，第二個定時器/計數器會觸發一個高速DAC轉換，并用第二個DMA通道傳輸相應的數據。事件系統會讓模擬比較器觸發輸入捕捉，以100%精度記錄時間戳，觸發自動捕獲，記錄通信交易的起始時間戳，或在第二個ADC上掃描ADC轉換。4個事件通道仍是可使用的，它們可用于PWM輸出的故障保護，控制一個高壓驅動級、定時器/計數器的級聯，以及兩個通信通道，所有動作均在同時進行，而CPU則處于睡眠狀態。

　　圖3，XMEGA的事件處理：若事件系統與DMA控制器配合使用，就可按如下方式完成模數和數模轉換：任何I/O引腳上的狀態變化或任何定時器/計數器出現溢出，就會觸發ADC轉換，無需任何CPU開銷。ADC轉換結果通過一個DMA通道傳送到SRAM。

圖3，XMEGA的事件處理

　　在微控制器中增加事件系統和DMA對功耗有很大改善。在某些應用中，這樣做可使MCU在大多數時間都處于睡眠模式，功率消耗僅80 uA/MHz，而所有的外設卻仍繼續工作。對一個有8個同時事件和4個350 Kbps數據傳輸的應用而言，一個帶有事件系統和DMA的8/16位MCU，每秒將有3160萬個周期處于睡眠模式，而總電流消耗僅4mA。任何不帶事件系統和DMA的8/16位MCU則會消耗52 至 60 mA的電流。而一個32位MCU則會消耗34.8 mA的電流，幾乎是帶有事件系統和DMA處理器的10倍功耗。在一個中斷頻繁和數據量大的應用中，帶有事件處理器和DMA的微控制器可節省90%的功耗。

　　有/無事件系統和DMA之MCU的處理周期和功耗比較見表3。

表1，有/無事件系統之MCU的處理周期和響應時間比較

表2，有/無DMA的MCU傳輸350 KBps數據時的典型MIPS和功耗

表3，傳輸350Kbps 數據的中斷、MIPS和功耗比較