0 引言
目前,液晶顯示行業得到迅速的發展,但由于液晶模塊的生產不可能達到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產工藝中就有可能產生點缺陷和線缺陷等。為了及早對產品的質量進行檢測,液晶測試儀器成為所有的液晶模塊生產廠家的必備設備。針對此問題,設計了可以快速檢查TFT模塊的點缺陷和線缺陷的簡易測試儀器,該測試儀主要應用于中小尺寸TFT LCD模塊的快速檢測。測試儀最主要的部分是為模塊提供測試信號的信號源。
1 TFT驅動測試原理
TFTLCD最可能產生缺陷的位置是在電路層,即TFT陣列層。TFT實際功能如同一個開關,液晶如同一個電容,當開關閉合的時候,顯示信號寫入液晶電容Cls,斷開的時候信號保持在液晶上。存儲電容Cs的作用就是讓充電電壓保持到下一次更新畫面。圖1是單一TFT等效電路圖。掃描線控制TFT的柵極,來決定TFT是否選通,源信號線連接TFT的源極對液晶電容進行充電。當加在G極和S極的電壓Vgs大于閾值電壓Vth時，源極和漏極導通，液晶電容充電，達到顯示效果；當Vgs小于閾值電壓Vth的時候，TFT開關斷開，液晶電容保持充電電壓到下一掃描周期。
圖1 單一TFT等效電路圖
若液晶分子長時間固定在某個電壓下不變,會破壞液晶分子的旋轉特性。當顯示要求同一灰度的時候,可將顯示電壓相對于Vcom分成相同壓差的正負極性,這樣不管是加在液晶上的電壓是正還是負,雖然液晶分子的旋轉方向不同,但顯示的灰度是一樣的。當要求顯示同一灰度的時候,通過正負電壓的交替,達到顯示要求,也可避免對液晶分子的破壞。目前,為了避免閃爍現象和減少功耗,大多數TFT LCD采用點翻轉固定Vcom電壓的驅動方式。采用固定Vcom電壓方式的時候要注意饋通電壓的影響。對于固定Vcom電壓的驅動方式,饋通電壓的形成主要來源于柵極驅動信號的變化,此變化經存儲電容Cs和柵極與漏極之間的寄生電容Cgd反饋到顯示電極上,影響顯示電極電壓正確性。為避免此影響,需要修正Vcom電壓,使之對饋通電壓有所補償。圖2是一般TFT模塊采用的二階驅動原理示意圖。
圖2 二階驅動原理
2 TFT點缺陷和線缺陷產生機理TFT的結構以及驅動原理,只要分時地選通各個行的柵極,使得源信號對顯示電極充電,就可以達到顯示效果。但由于生產或其它各種原因,可能出現某行TFT或連接TFT柵極的驅動信號線有缺陷,不能對柵極加以正確的驅動信號,造成整個行的柵極不能控制,因而信號加不到顯示電極上,通過偏振片觀察的時候會發現某行有亮線,即所謂的線缺陷;當存儲電容或液晶電容存在缺陷時,就可能使某個液晶電容不能充電或充電后保持的時間不足,造成顯示電極上電壓信號的誤差,觀察的時候會發現某個亮點,即所謂的點缺陷。檢測線缺陷和點缺陷實際就是在液晶模塊上加以變化的驅動信號,通過偏振片觀察其結果來快速判斷液晶模塊的質量[1-2]。
根據
3 測試信號的要求
為了滿足對不同中小尺寸TFT模塊的測試要求,測試信號源一般提供源極信號、柵極信號、柵極控制信號和公共地信號。柵極控制信號一般是直流信號, 0~25V可連續調節,此信號一般接模塊的GG端(此端為測試選通使能);柵極信號幅值-15~25V可以連續調節,頻率10~100Hz可變,占空比1/1 000~1/2可調,此信號接TFT的柵極;源極信號幅值±0.5V~±5V可調,頻率與柵極信號相同,占空比可以調節,此信號與柵極信號相比有一個滯后時間,但高電平時間要比柵極信號保持時間長,并且具有16級灰度的變化;地信號是為液晶屏提供的一個公共端。
4 測試信號的產生設計
為實現對TFT LCD的測試,就要實現上述的信號。其中柵極控制信號和公共地信號很容易實現,在此不作介紹。柵極和源極信號主要通過FPGA來實現。本文中主要介紹實現要求的頻率和占空比,以及對灰度的控制。柵極信號的產生主要在FPGA中通過對給定的時鐘進行分頻計數的方式實現,此信號作為外部模擬開關MAX4622的選通信號,對MAX4622的兩路輸入信號進行選通。MAX4622的輸入信號的幅值可以調節,分別在-5~0V和0~10V之間調節,MAX4622的輸出信號經電路放大后作為輸出,即可滿足柵極信號的要求[3]。柵極信號在FPGA中的形成過程如下:根據接收到的所要實現的頻率和占空比的數值,通過公式計算出輸入FPGA的數值,規定fclk為輸入時鐘頻率,要實現的頻率為freq,占空比為duty,則有：
N =fclk/(freq×duty)
FPGA根據N對時鐘脈沖分頻計數,分為偶數和奇數的兩種情況,N為偶數時比較容易實現,當N為奇數時,需要設置兩個分頻器,分別對時鐘脈沖的上升和下降沿計數,再將這兩個結果作邏輯或處理,即可得到結果為(freq×duty)的方波脈沖,再對其進行值為duty的不等分頻處理,所得到的就是頻率和占空比滿足要求的結果。圖3是仿真結果,其中m為所要實現的頻率freq,n為占空比, temp2為頻率為freq×duty的方波信號, clk_gate就是最終的柵極信號。其中時鐘clk為2MHz,m為10Hz,n為1/20。
圖3 柵極信號
源極信號是通過16路模擬開關AD7506和模擬開關MAX4622產生的。AD7506是16選1的模擬轉換開關,通過4位地址輸入值選擇1路輸出。AD7506的16路輸入將+5V16等分,每路通過不同的電壓值代表不同的灰度等級。其選擇信號也是由FPGA產生的,實現16選1的輸出。該輸出經過正向跟隨和反向放大電路作為另一個MAX4622的一組開關(COM1和COM3)的輸入,由FPGA產生的選通信號Sel1,控制正向電壓或反向電壓的輸出,此輸出和公共地又作為MAX4622另一組開關(COM2和COM4)的輸入,經Sel2選通,就可得到具有16個不同正負幅值和脈沖寬度均可調的信號,此信號經過運放電路的放大即為所要求的源極信號。其中具體的實現電路如圖4所示。
圖4 源極信號的產生電路圖
其中Sel1是柵極信號經過D觸發器而形成的,所以具有一定的滯后。Sel2是柵極信號經過FPGA內部的一個單穩態觸發器而實現的, FPGA形成的單穩態觸發器由兩個D觸發器和一個計數器組成,其中cp為上述的(freq×duty)方波,tr為柵極信號, Sel2即為輸出信號,其高電平的時間可以根據實際需要在一定范圍內隨意設定,如圖5所示。這樣,代表不同灰度等級的交變信號就可加在TFT的源極端<