??? 摘 要： 選用內部時鐘為400MHz的高性能直接數字合成頻率源DDS芯片AD9951作為核心器件設計頻率合成器" title="頻率合成器">頻率合成器，采用DDS+DSP的設計方案。利用鎖相環ADF4113為AD9951提供參考時鐘。闡述了AD9951芯片的主要性能及其在快速頻率合成器設計中的應用方法。
??? 關鍵詞： AD9951芯片；直接數字合成頻率源；頻率控制字
?
??? 短波通信因其技術成熟、通信距離遠、體積小、不易摧毀的特點，幾十年來一直是實現遠程通信和戰術通信的主要手段，如何保證短波電臺在敵方干擾下通信可靠有效，成為一個重要的研究課題。由于近十年來在數字信號處理技術(DSP)、超大規模集成電路和軟件方面的新技術、新成果不斷涌現，使得現代通信技術及短波通信技術得到飛速發展，尤其是跳頻" title="跳頻">跳頻技術在短波通信中得到越來越重要的應用。差分" title="差分">差分跳頻技術是一種新型的跳頻通信技術，它利用跳變載波之間的相關性來傳送信息。差分跳頻技術應用于短波通信，可以在短波波段內實現寬頻帶、高速率的跳頻，極大地提高了短波通信的數據速率及抗干擾、抗多徑衰落能力，這種新型短波跳頻系統將成為短波通信領域今后發展方向之一。圖1是典型的差分跳頻系統的組成框圖。本文將針對短波差分跳頻系統的特點，利用AD9951作為核心器件設計出適合于該系統的快速DDS頻率合成器。
?????????????????????????
1 快速頻率合成器特點及指標要求
??? 短波差分快速跳頻系統跳頻速度達5000跳/秒，跳頻帶寬達2.56MHz，數據傳輸速率最高可達19.2Kb/s，對雜散、相位噪聲等指標要求高，因此，系統對頻率合成器相應提出較高的要求。本文設計的頻率合成器的指標要求如下：
??? · 頻率范圍：1.6MHz～80MHz
??? · 頻率轉換" title="頻率轉換">頻率轉換時間≤10μs
??? · 頻率間隔：10Hz
??? · 相位噪聲：≤-100dBc/Hz@1kHz
??? · 雜散抑制：≤-60dB
??? 從上述指標可以看出本頻率合成器具有頻率覆蓋范圍相對較寬、頻率轉換速度快、頻譜純度高的特點，因此設計上具有較高的難度。
2 頻率合成方案
??? 為了滿足快速頻率轉換的要求，設計采用了DDS+DSP頻率合成方案。通過設計良好的頻率基準源和窄帶跟蹤式濾波器，提高頻譜純度，以達到差分跳頻系統對頻率合成器的要求。頻率合成器的設計框圖如圖2所示。DDS選用ADI公司生產的高性能AD9951芯片，DSP選用TI公司的TMS320C6418。
2.1 AD9951波形發生單元
??? AD9951是ADI公司生產的高度集成化芯片，采用了先進的DDS技術，結合內部高速、高性能D/A轉換器，形成可編程、可靈活使用的頻率合成功能。AD9951的主要特點如下：400MHz內部時鐘；集成化14位D/A輸出；32位頻率轉換字；良好的動態性能，在160MHz輸出時，具有大于80dB的SFDR；4～20倍可編程參考時鐘倍乘器；串行I/O控制；工作電壓1.8V，最大功耗僅為200mW。在設計時時鐘頻率" title="時鐘頻率">時鐘頻率選擇為400MHz，則頻率分辨率fmin=FTW/2n＝400×106/232≈0.09Hz，因此滿足步進為10Hz的指標要求。
??? AD9951采用二線控制方式，將片選CSB低電平有效，數據線采用雙向SDIO，數據在時鐘SCLK上升沿寫入，首先存于輸入緩沖器中，采用外部頻率更新方式，頻率更新信號FUD的上升沿有效。頻率合成器加電第一次送數時，所有寄存器送相應數，以后改變頻率時只送頻率字寄存器04h，控制時序如圖3所示?？梢娨獋鬟_32位的頻率控制字需要傳輸8位指令信息和32位數據信息，需要40個時鐘周期。
??? 控制芯片選擇TI公司生產的TMS320C6418。該芯片是32位的定點DSP，芯片內部集成了1.5Mbit的片內SRAM，具有豐富的外部接口；它使用了超長指令字結構（VLIW）體系結構，一個時鐘周期可同時處理8條相互獨立的指令，再加上流水線技術，大大提高了并行處理能力和運算能力。TMS320C6418參考時鐘為50MHz，內部工作時鐘經倍頻后達400MHz。通過SPI總線控制對AD9951進行控制，采用20MHz的時鐘傳輸頻率，2μs即可完成頻率控制字的更新。
2.2 AD9951時鐘電路設計
??? DDS輸出信號的質量取決于工作時鐘信號的頻譜質量，DDS輸出信號的最高頻率受到時鐘頻率的限制（最高輸出頻率小于時鐘頻率的40%），并且DDS輸出信號頻率越接近上限，性能指標越差。從提高頻率合成器的性能指標來講，應選擇400MHz低相位噪聲的時鐘做AD9951的頻率源，但市場上這種頻率源不但價格昂貴，而且性能指標達不到要求。因此，在設計時選用了目前性能優良、時鐘頻率不太高的晶體作為參考頻率的基準源，采用低相位噪聲的鑒相器和窄帶壓控振蕩器作為鎖相環，用于產生1600MHz的時鐘頻率。由于只作為點頻，因此在環路濾波器的參數選擇上主要考慮如何使輸出信號頻譜特性最優。最后由分頻器進行4分頻或5分頻，即輸出400MHz或320MHz時鐘信號，設計匹配網絡將信號轉換為差分輸入，供AD9951作為時鐘頻率，能夠有效減少共模干擾。由于DDS雜散分布具有一定的規律性，通過不同的參考時鐘將這種規律性破壞，能夠有效抑制某些頻段的雜散電平信號。
2.3 濾波器設計
??? 由于DDS采用數字化技術，最終合成信號是經D/A轉換后得到的，其頻譜含有豐富的高次頻譜分量，必須將它們濾除，才能得到頻譜純凈的正弦波輸出，因此對濾波器的要求很高。在設計濾波器時，由于發射信號為短波波段的1.6MHz～30MHz，頻率較低，因此頻譜質量較好，在設計時只采用了七階橢圓濾波器，截止頻率為80MHz，后端通過隔離放大后輸出。收頻率輸出信號進行了上變頻，其頻率為50MHz，因此實際輸出頻率達51.6MHz～80MHz，頻率相對較高，因此在七階橢圓濾波器的后端再接一個數字式跳頻調諧濾波器，該濾波器由數量較多的二進制電容、電感組成，通過電子開關連接所需電容、電感構成濾波網絡，通過DSP對其進行控制。調諧頻率與輸出頻率保持一致，過濾帶非常窄，因此能夠達到比較理想的濾波效果。收、發頻率通過七階橢圓濾波后端的電子開關進行選擇，并由DSP進行控制。收發進行隔離，防止信號相互干擾。
3 電磁兼容性設計
??? 由于該頻率合成器是用于快速跳頻系統，電臺的數據傳輸速度最高可達19.2Kb/s，對雜散和噪聲的抑制要求高，由于是高速數?；旌想娐罚栽谠O計時應對電磁兼容性進行充分考慮。PCB板設計為4層板。其中第2層為地平面，并將地平面在AD9951芯片下面分為數字地和模擬地。第3層為電源平面，分成AVDD、DVDD、1.8 V、3.3 V四部分，分別為AD9951的模擬部分、數字部分電路供電。其余外圍電路的電源單獨通過穩壓塊提供。同時使用濾波器組件對全部頻段進行電源濾波。PCB板的1、4、2層走信號線，走線盡可能短，防止在信號線上出現不必要的過孔以免損害信號電氣特性完整性。信號線間距D與線寬W之間滿足D≥3W以避免信號竄擾。按照傳輸線理論設計好帶線和微帶線，避免信號線連接處阻抗不匹配，防止反射。為了減少時鐘泄漏對其他信號的干擾，在屏蔽盒內做出一個腔體把時鐘源與系統的其他部分進行隔離。在PCB布線時，盡量讓時鐘線遠離其他信號，同時在時鐘線的兩邊加地線屏蔽。
4 測試結果
??? 通過圖4、圖5可以看出，該頻率合成器在76MHz處的雜散抑制和相位噪聲分別達到了－65dB和－113dBc/Hz@1KHz，諧波分量達到-59.6dB，完全滿足指標要求。頻率轉換時間通過采用安捷倫公司生產5372A調制域分析儀進行測量，實際頻率轉換時間僅為2μs。
?
??? 在基于AD9951的差分快速跳頻系統頻率合成器的研制過程中，為了降低相位噪聲、提高雜散抑制度和頻率轉換速度，在電磁兼容、電路布局以及PCB設計等方面進行了精心的考慮，達到了較為理想的性能指標。
?
參考文獻
[1] 費元春，蘇廣川，米紅，等.寬帶雷達信號產生技術.北京：國防工業出版社，2002.
[2] 謝仁宏，是湘全.基于DDS的低相噪頻率綜合源設計.現代雷達，2003，25（12）：41-43.
[3] 夏永祥，郭德淳，余軍，等.基于AD9858的快速捷變頻頻率合成器的設計.現代雷達，2005，27（7）.
[4] 李明，戚仁華，朱紅琛.短波寬帶快速跳頻通信技術研究．通信技術，2000，110（3）.