??? 電路的具體工作過程為：圖像信號經過A/D轉換器AD9214完成模/數轉換，輸出信號送入FPGA。由FPGA對信號進行編碼、交織、串/并變換、擴頻調制及匹配濾波。FPGA輸出兩路數字信號，經過雙D/A轉換器AD9763實現數/模轉換，輸出兩路模擬信號。這兩路信號經過正交調制器AD8346正交調制輸出，實現QPSK調制。因為正交調制器輸出的信號功率較小，所以將其經過模擬放大器放大和帶通濾波，之后再送到輸出。
??? 在整個調制系統中，FPGA模塊的軟件設計是最為重要的，也是進行系統優化的主要部分，它的優劣會直接影響整個系統的性能。下面對這部分進行詳細的介紹。
2 軟件部分實現原理
??? FPGA模塊的軟件設計部分包括以下幾個方面：編碼、交織、串并變換、擴頻、匹配濾波以及復位和時鐘。
2．1 編碼和交織
??? 數字通信中經常使用信道編碼加交織模塊來提高數據傳輸的可靠性和有效性。
??? 為了達到一定的增益要求，選擇卷積碼中純編碼增益為3.01的（2，1，6）碼（在大信噪比下）,并對其進行增信刪余。這樣既可以發揮(2,1,6)碼純編碼增益大、能夠解決接收信道符號極性上的模糊性、實現最佳和準最佳譯碼容易的良好性能，又能提高信道編碼的碼速率。該碼增信刪余成為2/3碼率的碼，最佳生成多項式為（171，133）（八進制），即：
??? G(D)=[1+D²+D⁵+D⁶+D³? 1+D+D²+D³+D⁶]。由生成多項式可得到編碼框圖（如圖2所示）。在刪除比特分布圖中，“1”表示這位不刪除，“0”表示這位刪除。

?

??? 交織是將數據的序列打亂，使交織前后數據序列的相關性減弱，這樣可以大大降低數據突發錯誤產生的影響。而且，如果交織器設計良好，那么傳送時的突發錯誤將隨機地分布，這樣采用編譯碼技術就更容易糾正。交織技術主要分為塊交織和卷積交織。因為本系統的數據分幀傳輸，所以交織部分選用塊交織，一幀數據為1764個bit，交織塊為42bit×42bit。
2．2 串/并變換及擴頻模塊
??? 經過交織器輸出的數據為一路串行數據，要實現QPSK正交調制必須產生兩路并行數據，因此需要進行串/并變換。輸入端口每輸入兩比特數據，兩個輸出端口同時輸出一比特數據。串/并變換的輸出數據要進行擴頻調制，每輸入兩比特的信息時便輸出與之對應的一組64位PN序列。擴頻序列應具有良好的偽隨機特性和相關特性，擴頻通信系統的許多優異特性都與擴頻碼的設計密切相關。這里選擇平衡Gold碼序列作為系統的擴頻序列。Gold碼繼承了m序列的許多優點，而可用的條數又遠遠大于m序列，是作為擴頻碼的良好碼型。
2．3 濾波模塊
??? 擴頻以后的碼元為方波，其頻譜是無限寬的，通過有限帶寬的信道傳輸，方波會在時間上擴展，造成碼間干擾，導致接收機在檢測一個碼元時發生錯誤的概率增大。所以在調制系統中需要對信號進行濾波，以減少失真和符號間干擾（ISI）。在這里，選擇具有均方升余弦滾降特性的濾波器。具有升余弦滾降特性的H（ω）可表示為：

???

??? 發送濾波器的頻率響應為G_T(f)，接收端" title="接收端">接收端濾波器的頻率響應為G_R(f)，則G_T(f)·G_R(f)=H(ω)。對于線性相位的FIR濾波器來說，使用窗函數法，則發送端匹配濾波器的傳輸函數為:

???

??? 取不同的窗函數，濾波器的頻譜特性不同。這里選擇哈明窗作為窗函數，這樣可以避免產生吉布斯現象。取滾降系數α=0.4，抽樣步長Ts=Tc/6，階數N=48。圖3為濾波器頻譜特性的仿真結果。

?

?

2．4 時鐘和復位模塊
??? 整個系統都是在時鐘的控制下進行工作的。系統外部有一個時鐘源,通過芯片內部的CLKPLL模塊對外部時鐘進行倍頻，然后根據FPGA各個模塊的需要進行分頻。系統在加電時需要對信號和變量進行初始化,特別是當信號和變量的初始值不為零時,復位模塊就不可缺少。
3 具體實現及技巧
3．1 編碼模塊的簡化
??? 在編碼過程中,使用(2,1,6)碼進行編碼，刪去編碼輸出第四位。經過仔細的研究發現，由于數據是分幀傳輸的，所以刪去哪一位并不重要，只要能保證幀頭和相應的數據位對齊，在解卷積的時候就能得到正確的結果。這樣就使得編碼的程序得到簡化。例如，編碼后，刪余前的數據為1,2,3,4,5,6,7,8,9,10,11,12，幀頭與數據1對齊。刪除第四位后成為1,2,3,5,6,7,9,10,11。在接收端,補位后的數據為1,2,3,X,5,6,7,X,9,10,11,X。可正確解調為1,2,3,4,5,6,7,8, 9,10,11,12。若刪除第三位，則成為1,2,4, 5,6,8, 9,10,12。若幀頭與數據1之前的那一位（假設為0）對齊,則補位后的數據為0,1,2,X,4,5,6,X,8,9,10,X,12；亦可正確解調。所以在編寫程序的時候，可以根據輸入信號和輸出信號時鐘之間的關系，選擇最簡單的刪除位，然后調整幀頭的位置，就可以實現接收端所要求的對第4位的刪除。
3．2 交織模塊的優化設計
??? 交織分為兩個模塊：寫入模塊和讀出模塊，二者共用一個存儲模塊。存儲模塊的大小為1764bit，42行×42列。首先，寫入模塊從第1行開始按行寫入，在寫完第41行后，讀出模塊從第1列開始按列逐列讀出，直至讀完所有列，改換成按行讀出，寫入模塊在寫完第42行以后，改換成按列寫入。這樣，交織模塊的延時約為（1764-42）/576k＝2.99ms（576k為時鐘頻率）。無論讀模塊還是寫模塊，在完成一整塊數據的操作以后，改變讀寫方式（行換列，列換行），這樣做的目的是為了節省存儲容量。因為FPGA內部的存儲器容量有限，用相對復雜的地址計算，來換取占用較小的存儲容量。
3．3 濾波器的優化設計
??? 濾波器的傳輸函數選擇好后，通過Matlab計算濾波器的各個抽頭系數，然后將抽頭系數量化為16位的二進制定點數，寫成一個VHDL可調用的包文件。
??? 實現對信號的濾波，實際上就是完成每個信號和各個抽頭系數之間的加乘運算。由于濾波器的輸入為1或0，故加乘運算可簡化為抽頭系數之間的加減運算。具體實現時，48階的濾波器是由48個相似的小模塊級聯而成的，每一個小模塊有四個輸入，一個輸出。四個輸入分別為時鐘clk、數據data、復位信號rst和前一個小模塊的輸出preout。復位信號rst初始化后，在時鐘的控制下讀入data和preout，根據data的極性決定對preout加上還是減去包文件中與此模塊對應的濾波器的系數，將運算結果輸出，作為下一級的preout。級聯時，采用倒置的連接方式，即輸入的數據data將同時到達每一個小模塊，這樣就不存在抽頭時延" title="時延">時延，其時延存在于加法鏈中。這樣可以減少資源的占有數。濾波模塊的原理圖如圖4所示。

?

??? （2，1，6）碼理論上的純編碼增益在大信噪比下為3.01。實際上，編碼增益的大小還與譯碼的算法有關。本編譯碼系統的編碼增益為3.01＋2（軟判決）－0.5（增信刪余），為4.51，滿足系統要求。
??? 該QPSK高速調制系統包含了編碼、交織、擴頻調制等現代調制系統中常用的技術，是一個比較完整的調制系統。同時，使用FPGA加以實現，使得對于該系統的功能擴展和縮減變得容易。FPGA的容量有限，而且一般燒到片子里的程序最好不要超過總容量的90％，所以，對于程序的優化是非常必要的。例如，通過優化設計，可使最耗費資源的濾波器模塊的資源占用量從80％下降到40％（XC2S200的總容量為20萬門），這是相當可觀的。不僅使整個系統的實現成為可能，而且為以后功能擴展預留下比較多的資源。該系統已應用于圖像傳輸系統，并且工作穩定可靠。
參考文獻
1 張 輝，曹麗娜.現代通信原理與技術.西安:西安電子科技大學出版社，2002.1
2 Stefan Sjoholm,Lennart Lindh著，邊計年，薛宏熙譯.用VHDL設計電子線路.北京：清華大學出版社，2000