摘? 要: 介紹了直接數字頻率合成(DDS)技術的工作原理及特點,并給出了基于DDS設計快速跳頻" title="跳頻">跳頻頻率合成器" title="頻率合成器">頻率合成器的方案。

　　關鍵詞: 跳頻? DDS? AD9952? SPI

?

　　跳頻通信是擴頻通信的一種主要形式。由于其具有抗干擾、抗截獲的能力,并能做到頻譜資源共享,在當前軍事抗干擾通信系統中被廣泛應用。跳頻通信系統的一項重要參數是頻率的跳變速度。它在很大程度上決定了跳頻通信系統抗跟蹤式干擾的能力,這一點在電子對抗中尤為重要。因此,快速跳頻頻率合成器的設計就成為跳頻通信的關鍵之一。目前頻率合成主要有三種方法:直接模擬合成法、鎖相環合成法和直接數字合成法。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波,從單一或幾個參考頻率中產生多個所需的頻率。該方法頻率轉換時間快(小于100ns),但是體積大、功耗大,目前已基本不被采用。鎖相環合成法通過鎖相環完成頻率的加、減、乘、除運算。該方法結構簡化、便于集成,且頻譜純度高,目前使用比較廣泛,但存在高分辨率和快轉換速度之間的矛盾,一般只能用于大步進頻率合成技術中。直接數字合成(DDS)是近年來迅速發展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉換速度,非常適合快速跳頻通信的要求。本文將介紹DDS的工作原理,并給出基于DDS的跳頻頻率合成器的設計。

1 DDS的結構及工作原理

　　直接數字頻率合成是采用數字化技術,通過控制相位的變化速度,直接產生各種不同頻率信號的一種頻率合成方法。

DDS的結構原理圖如圖1所示,它由相位累加器" title="相位累加器">相位累加器、正弦ROM表、D/A" title="D/A">D/A轉換器等組成。參考時鐘fr由一個穩定的晶體振蕩器產生,用它來同步整個合成器的各個組成部分。相位累加器由N位加法器與N位相位寄存器級聯構成,類似于一個簡單的加法器。每來一個時鐘脈沖,加法器就將頻率控制字" title="控制字">控制字K與相位寄存器輸出的累加相位數據相加,然后把相加后的結果送至相位累加器的數據輸入端。相位寄存器就將加法器在上一個時鐘作用后產生的新相位數據反饋到加法器的輸入端,以使加法器在下一個時鐘的作用下繼續將相位數據與頻率控制字相加。這樣,相位累加器在參考時鐘的作用下進行線性相位累加。當相位累加器累加滿量時,就會產生一次溢出,完成一個周期性的動作,這個周期就是合成信號的一個周期,累加器的溢出頻率也就是DDS的合成信號頻率。

DDS的工作原理是:在參考時鐘fr的控制下,頻率控制字K由累加器累加以得到相應的相位數據,把此數據作為取樣地址,來尋址正弦ROM表進行相位-幅度變換,輸出不同的幅度編碼;再經過D/A轉換器得到相應的階梯波;最后經低通濾波器對階梯波進行平滑處理,即可得到由頻率控制字決定的連續變化的輸出正弦波。

?

　　DDS的輸出頻率f0、參考時鐘頻率f_r、相位累加器長度N以及頻率控制字K之間的關系為:

????由于DDS的最大輸出頻率受奈奎斯特抽樣定理限制,所以f_max=f_r/2。

2 DDS的特點及跳頻能力

　　新一代的直接數字頻率合成器采用全數字的方式實現頻率合成,與傳統的頻率合成技術相比,具有以下特點:

　　(1)頻率轉換快。直接數字頻率合成是一個開環系統,無任何反饋環節,其頻率轉換時間主要由頻率控制字狀態改變所需的時間及各電路的延時時間所決定,轉換時間很短。

　　(2)頻率分辨率高、頻點數多。DDS輸出頻率的分辨率和頻點數隨相位累加器的位數的增長而呈指數增長,分辨率高達μHz。

　　(3)相位連續。DDS在改變頻率時只需改變頻率控制字(即累加器累加步長),而不需改變原有的累加值,故改變頻率時相位是連續的。

　　(4)相位噪聲小。DDS的相位噪聲主要取決于參考源的相位噪聲。

　　(5)控制容易、穩定可靠。

　　衡量跳頻頻率合成器性能指標的因素有:頻率范圍、頻率分辨率、頻率轉換時間、頻率準確度和穩定度、頻譜純度等。其中,跳頻速度和頻率點數是決定跳頻通信系統性能的主要因素,系統的抗干擾和保密能力隨頻率點數的增高和跳速的加快而加強。從DDS的特點可以看出,直接數字頻率合成器的各個性能指標都較高,特別是其頻率轉換速度,因此它是實現快速跳頻頻率合成器的最佳選擇。

3 基于DDS的跳頻頻率合成器的設計

　　下面將給出一種基于DDS的快速跳頻頻率合成器的設計。

3.1 DDS芯片的選擇

　　現在流行的DDS產品以Analog Devices公司的最多,主要有AD7008、AD9830～AD9835、AD9850～AD9854等十幾種芯片,形成了從0～120MHz的寬輸出頻率范圍系列。此外,Qualcomm公司也有Q2334、Q2368等產品。

該方案使用Analog Devices公司推出的新一代DDS芯片AD9952,該新芯片能以早期DDS十分之一的功耗提供頻率高達400MHz的內部時鐘。此外,與以往的DDS芯片相比,該芯片還具有以下優點:

　　(1)內部集成14位的D/A轉換器。以往DDS芯片的D/A轉換器最多為12位。

　　(2)可進行sin(x)/x校正。通過反sin(x)/x函數濾波器對DAC的輸入數據進行預均衡,補償DAC的sin(x)/x函數的起伏特性,使幅頻特性變得平坦。

　　(3)內有可編程的相位/幅度抖動電路。相位抖動可減小相位截短帶來的雜散,而幅度抖動可減小D/A轉換器量化誤差帶來的雜散,因此較好地解決了DDS的雜散問題。

3.2 頻率合成方案

　　圖2是以DDS為核心的跳頻頻率合成器的結構框圖。它主要由DSP、AD9952、時鐘產生電路、濾波器等組成。DSP采用TI公司的TMS320C54X,負責跳頻圖案的產生,并控制DDS芯片AD9952的工作。

?

3.2.1 DDS的時鐘

　　AD9952內含振蕩電路,因此外加一晶體就可產生系統時鐘。也可以不用內部振蕩電路而直接引入外部時鐘信號。外部時鐘信號可以是單端信號或差分信號,并且可以通過配置相應的控制寄存器和控制信號,得到不同的時鐘模式。為了減少共模干擾,通常采用差分外部時鐘輸入方法。本電路中使用高穩定度的有源晶振,然后由差分接收器MC100LVEL16D將晶振輸出的單端信號轉換為符合AD9952的差分信號。

3.2.2 AD9952與DSP的接口設計

　　AD9952與以往的DDS芯片不同,只有串行接口,沒有并行接口。AD9952 串口是同步串行通信口,易于和工業上的微控制器和微處理器相連;且兼容大多數的同步傳輸格式,可支持SPI協議和Intel 8051 SSR協議。在本方案中就使用了SPI協議。SPI是Motorola公司推出的一種同步串行接口,支持高的數據傳輸速率,是目前使用比較多的串行總線接口;SPI接口是一種主從式配置,包括1個主設備和1個或者多個從設備。SPI接口有四個信號: 串行數據主入從出信號(MISO)、串行數據主出從入信號(MOSI)、串行時鐘信號(SCK)、從設備使能信號(SS)。

　　TMS320C54X系列DSP提供一種多通道緩沖串行口(McBSP),通過相關的控制和配置寄存器,可支持多種串行通信方式和協議。McBSP中的傳輸時鐘具有停止模式控制選項,保證了與SPI協議的兼容。McBSP包括6個引腳,分別是串行數據發送信號(DX)、串行數據接收信號(DR)、發送串行時鐘信號(CLKX)、接收串行時鐘信號(CLKR)、發送幀同步信號(FSX)和接收幀同步信號(FSR)。當McBSP設置為停止方式時,發送和接收在內部實現同步,這使得McBSP可作為SPI的主設備或者從設備。McBSP的發送時鐘(CLKX)對應于SPI串行時鐘(SCK);發送幀同步信號(FSX)對應于SPI使能信號(SS)。

　　方案中DSP為主設備,AD9952為從設備,二者之間的連接見圖2。發送輸出信號DX作為MOSI,接AD9952的SDIO;接收輸入信號DR作為MISO,接AD9952的SDO。McBSP通過提供串行時鐘來控制傳輸,CLKX只在包傳輸期間有效,當不進行包傳輸時,它保持無效。CLKX引腳此時應設置為輸出,CLKR引腳在內部與其相連。McBSP的FSX引腳為從設備提供一個使能信號SS,此時FSX引腳設置為輸出,在每個包發送時,產生一個幀信號。同時,數據延時參數必須設為1。

3.2.3 濾波器的設計

　　DDS采用數字化技術,最終合成信號是經D/A轉換后得到的。其頻譜含有很豐富的高次頻譜分量，必須將它們濾除，才能得到頻譜純凈的正弦波輸出，因此要求濾波器的衰減特性要陡直，延遲時間要短。這里采用七階橢圓函數低通濾波器。

3.2.4 應注意的問題

　　該電路是高速數?；旌想娐?在制作PCB板時,一定要注意數模干擾問題。為此,PCB板一定要使用四層板。在進行電路布局時,將數字部分和模擬部分分開;將電源層分為數字電源和模擬電源;將地層分為數字地和模擬地。每個有源器件的電源都要加去耦電容,并且盡可能地靠近電源輸入處以幫助濾除高頻噪聲。

　　直接數字頻率合成技術具有頻率轉換速度快、頻率分辨率高、輸出相位連續和全數字化、易于集成、易于控制等優點,是跳頻系統中頻率合成器的理想選擇。不過,受器件水平的限制,輸出信號的頻率上限不夠高。隨著數字集成技術的飛速發展,這一問題將逐漸得到解決。DDS構成的頻率合成器必將成為快速跳頻通信系統頻率合成器的主流。

?

參考文獻

1 王秉鈞.擴頻通信.天津:天津大學出版社,1993.8