摘要：提出了一種基于FPGA和T6963C模塊來控制液晶顯示的實現方法。介紹了液晶顯示控制器T6963C的性能特點，給出了FPGA與液晶顯示屏WG240128B的硬件接口電路、軟件設計流程和液晶顯示程序。

　　0引言

　　由于液晶顯示具有可編程驅動、接口控制方便、體積小、功耗低、具有良好的可視化人機界面等優點。因而在移動通信終端、便攜計算機、GPS衛星定位系統等領域，尤其是便攜式儀器儀表中得到了廣泛應用。FPGA的超大規模集成優勢和內部邏輯單元的可重復配置特點。使得其在芯片控制和接口設計中成為一種頗具吸引力的高性價比控制器件。本文給出了一種基于FPGA控制WG240128B顯示屏工作的液晶顯示模塊的設計方法。該方法通過VHDL語言編程來控制液晶顯示器的顯示，在實際應用中有一定的參考價值。

　　1 硬件系統

　　本設計采用Altera公司的Cyclone III系列FPGA芯片EP3C25和內置T6963C液晶控制器的WG240128B顯示模塊組成硬件系統。

　　1．1 液晶顯示模塊簡介

　　液晶顯示模塊(LCM)WG240128B是WINSTAR公司生產的、內置T6963C液晶控制器的240128圖形點陣顯示模塊。內置T6963C控制器的液晶顯示模塊是目前應用比較多的顯示模塊，其驅動控制系統由液晶顯示控制器T6963C及其周邊電路、行驅動器組、列驅動器組以及液晶驅動偏壓電路組成。WG240128B主要由1片LCM控制器T6963C、2片行驅動器T*0 (第二片只用前60路)、3片列驅動器T6A39、1片32kB的顯示存儲器CMOS SRAM BS62LV25和1塊240x128點陣液晶顯示屏組成。該顯示模塊的特性實際就是T6963C的電路特性。T6963C的初始化在上電時已通過引腳電平設置完畢，所以，軟件操作主要集中在顯示操作上。T6963C顯示緩沖區RAM單元主要包括文本顯示區、圖形顯示區(包含文本特性區)、2kB CGRAM區。該模塊在液晶上的顯示過程，也就是把對應的數據寫入相應的3個顯示緩沖區的過程。

　　WG240128B的邏輯電源由VSS和VDD兩個引腳來提供；驅動電源由V0和VEE提供；背光電源則由LEDA和LEDK提供。VSS和LEDK接地，VDD和LEDA接+5 V，DD-VO<21．7V，根據具體環境可選擇VEE是否外接負壓來驅動顯示屏。其管腳功能如表1所列。

　　1．2 FPGA控制器簡介

　　通過編程可配置FPGA內部的邏輯單元，從而用軟件實現液晶顯示控制器的設計。本方案中的FPGA主要負責液晶顯示模塊的系統時序、讀寫控制和顯示數據的存取。其內部的嵌入式陣列塊EAB是輸入端口和輸出端口都帶有觸發器的RAM塊，可實現小容量的FIFO、ROM和RAM，使用時，通過調用這些EAB即可實現字符的存儲，并通過地址值讀取數據以供LCD顯示器顯示。

　　為了滿足FPGA的工作條件，設計時還必須完成外部電路的設計，如外部存儲器、工作電源以及外部輸入時鐘(即晶振)電路的設計，圖1所示是FPGA電路的組成框圖。

　　l．3 液晶顯示模塊與FPGA的接口設計

　　通常計算機和內嵌T6963C的液晶顯示器都有兩種連接方式，即直接和間接方式。直接方式是把LCM直接掛在計算機總線上，模塊的數據線接計算機的數據總線，片選和寄存器信號由計算機的地址總線提供，讀和寫操作由計算機的讀寫操作信號控制，這種方式可廣泛用于單片機控制的液晶顯示系統。間接方式是將計算機的8位并行口與模塊的數據線連接，另外3個并行I／O接口作為LCM的時序控制線，這樣，由于并行口是專用的，所以片選信號可以直接接地。由于VEE可以提供LCD驅動負壓，設計中可采用外接負壓的方式：將VO接變阻器的調節端，然后調節適當電壓，并驅動液晶顯示從而達到最好的對比度效果：C／D和DO～D7分別由FPGA分配通用I／O接口，FS接地是為了選用8x8的顯示字體，其硬件接口連接圖如圖2所示。

　　2 軟件實現

　　本系統的軟件設計可基于VHDL語言編寫。軟件設計的關鍵在控制器時序的基礎上完成液晶顯示器與FPGA之間數據和指令的讀寫和狀態的檢測。對液晶顯示器的顯示控制實際上就是FPGA與T6963C控制器的數據交換。T6963C的部分指令如表2所列。

　　對狀態字的標志位而言，經常判斷的是S0和Sl。在寫指令和一次讀寫數據時，S0和S1要同時有效，即都要為1，否則表示控制器忙。根據地址指針指令，可以設置光標地址、CGRAM偏置地址和顯示地址。顯示區域設置指令則可設置字符和圖形顯示區首地址和寬度。顯示區域設置指令用于設置文本和圖形合成顯示的邏輯關系。位操作指令可對當前顯示地址指針所指的顯示單元中的數據的任一位寫“0”或寫“1”。數據寫操作就是向數據通道里寫數據。一次寫數據或參數時，數據將寫入數據棧中，再由緊接寫入的指令代碼決定該數據是寫入當前顯示地址指針所指的單元內，還是寫入相應的寄存器中。數據讀操作就是從數據通道里讀取數據。

　　完成FPGA與液晶控制器的數據交換必須建立在T6963C接口操作的時序之上，其操作時序如圖3所示。

　　控制時序和讀寫顯示程序部分代碼如下：

　　圖4所示是其控制系統原理如圖。

　　3 結束語

　　利用硬件描述語言VHDL可編程設計FPGA以控制LCM顯示。本液晶顯示控制器與FPGA組成顯示系統后，即可先由FPGA將顯示數據寫入FPGA內部設計的FIFO寄存器中，當FPGA與LCM控制器進行數據交換后，再將顯示數據讀出并與控制信號同步送到LCM中，從而實現圖形的顯示。