??? 摘? 要： 為了在實驗室給寬帶陣列信號處理設備的研制、維護提供一個較好的仿真環境，介紹了一種基于多片DSP芯片ADSP-TS201S" title="ADSP-TS201S">ADSP-TS201S和數字上變頻器AD9857構成的寬帶陣列信號源" title="寬帶陣列信號源">寬帶陣列信號源，模擬實現了最大帶寬為4MHz的短波寬帶陣列信號。主要包括系統設計方案、系統硬件設計和DSP軟件設計等。?
??? 關鍵詞： 寬帶陣列信號源；AD9857；多DSP處理；同步
?
??? 跳頻、突發等新通信技術由于具有低截獲概率的優點，已成為高科技戰爭中的主要通信方式。對跳頻、突發等信號進行接收、測向需要采用寬帶陣列信號處理設備。?
??? 在寬帶陣列信號處理設備的研制、調試和維護中，需要向設備提供參數靈活可變的寬帶陣列信號。傳統的方法是在實際環境中采集這些信號，這往往需要進行大量的外場試驗和長時間的測試，花費大量的人力和物力；而且在實際環境中，由于短波信道的復雜多變，測試的可重復性差，信號參數也無法人為改變。如果采用性能良好的寬帶陣列信號源模擬實際環境中接收到的信號，就能克服上述缺點，經濟、省時、靈活地完成設備的調試和維護工作，從而加快設備的研制。?
??? 本文通過采用多片DSP和數字上變頻器相結合的方法，設計實現了信號帶寬最大可達4MHz、覆蓋頻率范圍為1MHz～30MHz的多通道短波寬帶陣列信號源。該信號源可通過微機的控制界面，靈活地設定信號調制類型，天線陣" title="天線陣">天線陣陣列流型、載波等系統參數，為寬帶陣列信號處理設備的研制、維護提供較好的仿真環境。?
1 寬帶陣列信號源設計方案?
??? 在實際環境中，信號經過短波信道傳播后，具有多徑、多普勒頻移和相位起伏等特點，經天線陣接收后，多通道接收機收到的為對應天線陣陣元個數的陣列信號，此多路" title="多路">多路信號攜帶有因天線陣陣元間波程差不同引起的幅度和相位差。為了能真實地模擬具有這些特性的信號，本信號源采用DSP和DUC（數字上變頻）芯片相結合的方法進行設計。DSP利于基帶信號的實時處理，而DUC芯片基于DDS結構，具有頻率分辨率高、頻率變化速度快、易于控制等優點。?
??? 由于在短波頻段，4MHz帶寬內存在的信號數量、信號種類均較多，對應多陣元輸出時，系統的運算量較大，依靠單一的高性能DSP無法滿足實時性要求，因此，在該信號源設計中采用4片ADI公司TigerSHARC系列的高性能DSP芯片ADSP-TS201S來構成多DSP運算系統，運算產生多路I/Q基帶信號。ADSP-TS201S是ADI公司的一個超高性能、靜態超量程處理器，適合于大的信號處理任務和要求多DSP處理器的應用。其內核工作頻率最高可達600MHz；1.6ns的指令周期，每周期能執行多達4條指令；若采用單指令多數據（SIMD）模式，可提供每秒48億次40位MAC運算或者12億次80位MAC運算；ADSP-TS201S片上提供了集成的無縫多處理器支持及為無縫多處理器連接提供了片內仲裁，很適合組成多處理器并行工作的方式，通過共享總線可無縫連接多達8個DSP；提供的4個全雙工鏈路" title="鏈路">鏈路口為處理器間的通信提供了又一種途徑，每個鏈路口組合起來最高吞吐量可達1GB/s。?
??? 數字變頻器采用ADI公司的AD9857。AD9857是ADI公司的一款14位高性能數字正交上變頻器，最高工作時鐘可達到200MHz。內部集成有高速直接數字頻率合成器、高性能數模轉換器、時鐘倍頻電路、數字濾波器及其他數字信號處理功能。AD9857還提供了一個靈活的同步串行通信口，芯片的工作模式、輸出載頻、內插因子等可通過該串口進行配置。在本系統設計中，AD9857工作在正交調制模式，將基帶數字信號調制到所需的載頻上。?
2 寬帶陣列信號源硬件設計?
2.1 系統組成與結構?
??? 寬帶陣列信號源硬件結構如圖1所示。?
?
?
??? 4片ADSP-TS201S組成的數字信號處理部分是整個系統的主控部分，它完成的功能主要有：根據系統控制參數設定系統的工作狀態；產生控制AD9857工作的命令字；運算產生多路I／Q基帶信號；對采樣進來的兩路音頻信號作相應處理，用于產生兩路同頻信號，以驗證陣列信號處理設備對于同頻多信號的區分能力。?
??? 10片AD9857組成的多路波形生成部分用于將多路I／Q基帶信號上變頻到所需的載頻上，其中每片AD9857的輸出模擬一個天線陣陣元的輸出。?
??? USB接口單元部分作為系統與微機間的通信接口，用于傳送由微機發出的控制參數。接口芯片采用PLX公司的USB2.0芯片NET2272，其數據傳送速率最快可達到480Mb/s。當需要產生更寬帶寬的信號時，4片DSP組成的多處理器運算能力有限，可通過該接口傳遞由微機運算產生的基帶數據，從而方便進行系統的擴展。?
??? 系統的邏輯控制和數據緩存由Altera公司的StratixⅡ系列的FPGA芯片 EP2S60完成，它建立起系統中多種類型的數據通道。其片上提供的LVDS收、發模塊可實現與ADSP-TS201S鏈路口的直接互連，靈活的可重新配置特點為實現接口電路提供了極大的方便。?
??? 系統中各單元部分的工作時鐘由50MHz晶振通過時鐘分配芯片分配后提供，從而保證系統在同一個時鐘節拍下同步工作。?
2.2 AD9857工作原理?
??? AD9857在本設計中工作于正交調制模式，它將交替輸入的I/Q基帶數據在內部進行串并轉換，轉換成兩路并行的I、Q數據，分別進行內插和數字上變頻，將基帶信號上變頻為數字中頻信號，最后通過D/A變換輸出模擬中頻信號。AD9857內部的工作時序均由芯片內部工作時鐘SYSCLK提供，SYSCLK由外部參考時鐘倍頻得到。本設計中，SYSCLK由50MHz的參考時鐘在AD9857內部4倍頻得到，即SYSCLK為200MHz。內插將基帶數據的采樣率提高到芯片內部的工作速率上，降低了DSP的處理負擔，內插率N的大小由下式得到：?
????
?
其中，fdata為輸入的I/Q基帶數據的速率。?
??? 芯片的PDCLK引腳在該模式下為輸入數據的時鐘輸出腳，時鐘大小為2倍的fdata。為了保證10片AD9857輸入數據的同步，其同步引腳TXENABLE的輸入由同一個信號提供，使得10片AD9857的輸入數據在同一時刻有效，保證了各片AD9857輸入數據的同步。芯片的工作模式、時鐘倍頻因子、載頻大小及內插率均可通過其串口靈活設置，本設計中串口時鐘由50MHz參考時鐘在FPGA內部十分頻得到。?
2.3 多DSP處理模塊設計?
??? 在本設計中，4片ADSP-TS201S采用松緊耦合相結合的方式組成多DSP并行處理系統。所謂松緊耦合相結合的方式，就是4片ADSP-TS201S通過高速鏈路口互連的同時，也通過其外部端口實現多片間互連。這種互連方式，可以兼顧數據速率和資源共享等優點?；ミB結構如圖2所示。?
?
?
??? 4片ADSP-TS201S的外部總線（地址、數據和控制總線)互連后接到FPGA，從而實現各片DSP的內部資源、各片DSP與外部SDRAM間的資源共享。4片DSP分配有唯一的ID號，通過使用總線請求/BR7-0中的一條(對應各自的ID號)作為它使用外部總線的請求。主從處理器間的訪問通過讀信號
及應答信號ACK等控制信號來完成。由于ADSP-TS201S內部集成的DRAM模塊高達24Mbit，使得每片DSP大多數的取指令、存儲數據可在各自片內完成，大大減輕了外部總線的壓力。?
??? 各片DSP間除了通過外部總線互連外，還用鏈路口L0、L1與其他ADSP-TS201S的鏈路口L0、L1進行雙向互連，且每片ADSP-TS201S的L2、L3 口連到FPGA，用以擴展與外部通信時的帶寬。ADSP-TS201S的每個鏈路口都是獨立的LVDS高速雙向數據口，在發送數據的同時可從對方接收數據。每個鏈路口有4個通信位，LxCLKOUTP/N,LxACKI，LxCLKINP/N和LxACKO信號用來控制數據傳輸，LxBCMPI和LxBCMPO信號用來確認當前數據塊是否傳輸完畢。?
??? 設計中采用50MHz的晶振作為基礎振蕩器，DSP內部選用10倍頻，工作在500MHz。鏈路口LVDS走線要求差分連接，在接收端需要一個100Ω的終端匹配電阻，且LVDS信號兩極的PCB走線必須匹配，時鐘線和數據線的走線不能有明顯的延遲差。?
2.4 信號源系統的同步設計?
??? 在本信號源設計中，輸出的多路信號都攜帶有因過短波信道及天線陣引起的相位差。在系統設計中，為保證產生信號的真實性，不應由于電路的設計引起額外的相位差，這就要求整個系統尤其是10片AD9857間工作時鐘的同步。?
??? 為保證同步，在該系統設計中采用一個精度高、穩定度好的50MHz晶振作為系統工作時鐘，通過時鐘分配芯片產生多路時鐘作為系統中各單元模塊的參考時鐘，以保證整個系統工作的同步。AD9857的時鐘輸入除支持單端輸入外還支持PECL差分輸入，本系統設計采用差分輸入方式，與單端方式相比，具有更強的抗干擾能力和更小的時鐘抖動。系統時鐘分配如圖3所示。50MHz的時鐘由TTL時鐘分配芯片CY2309分出7路同步時鐘，其中4路分別作為4片DSP的參考時鐘，1路作為FPGA的參考時鐘，另外2路分別供給2片1分5的PECL時鐘分配芯片MC100LVEL14 ，共輸出10路PECL差分時鐘信號作為10片AD9857的參考時鐘。
?
?
??? 由于CY2309輸出是單端TTL信號，而MC100LVEL14是雙端輸入，因此CY2309的輸出不能直接連到MC100LVEL14的輸入端，需要進行電平匹配處理后才能互連；為了保持信號的完整性，消除時鐘信號的終端反射效應，需要對MC100LVEL14的輸出進行終端匹配。時鐘互連及匹配電路如圖4所示。在時鐘分配的PCB布線時，采用蛇形差分對的布線方式，保證10路AD9857間時鐘信號走線長度的等長。?
?
?
3 寬帶陣列信號源DSP軟件設計?
??? 在本設計中，DSP作為系統的主控者，主要實現以下的功能：?
??? 系統上電復位后，接收由微機通過USB接口傳來的系統控制參數，包括產生的信號帶寬、天線陣陣型、信號種類、載頻大小等。根據這些控制參數，設定系統的工作狀態，并產生AD9857的配置字。?
??? 系統工作狀態設定完成后，DSP運算產生基帶信號，信號產生流程如圖5所示。首先完成基帶調制信號的產生，可產生的信號類型有：AM、FM、PSK、FSK、SSB及CW等；調制信號經過I/Q分解后輸出I、Q兩路信號，通過復合延遲線后產生3條路徑。每條路徑中分別乘以多普勒頻擴因子、多普勒頻移因子、陣列相位差來實現短波信道和天線陣對信號的影響，最后將各徑相加，再加上高斯白噪聲后交替輸出I/Q路基帶信號。?
?
?
??? 本文采用多片DSP芯片ADSP-TS201S和數字上變頻器AD9857相結合的方法，設計實現了波形參數可靈活改變的短波寬帶陣列信號源。該信號源共有10路輸出，可用于10元及10元以下各種陣型天線陣信號的模擬，極大地方便了短波寬帶陣列信號處理設備的實驗室調試和維護，使得外場調試時間大幅度減少。?
參考文獻?
[1] CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter.Analog Devices，Inc，2000.?
[2] TigerSHARC Embedded Processor ADSP-TS201S Data-Sheet.Analog Devices，Inc，2005.?
[3] 劉書明，羅勇江.ADSP TS20XS系列DSP原理與應用設計.北京：電子工業出版社，2007.