頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 Linux教學——終端調試哪家強？ 無數次被問道：你在終端下怎么調試更高效？或者怎么在 Vim 里調試？好吧，今天統一回答下，我從來不在 vim 里調試，因為它還不成熟。那除了命令行 GDB 裸奔以外，終端下還有沒有更高效的方法？能夠讓我事半功倍？ 發表于：10/26/2022 入門：FPGA重要資源CLB、Slice、LUT介紹 淺談XILINX FPGA CLB單元 之 進位邏輯鏈（CARRY4原理分析，超前快速進位邏輯結構） 發表于：10/25/2022 教程：如何在應用程序中實現 IDELAY 功能 基于FPGA實現各種設計的首要前提是理解并掌握數字的表示方法，計算機中的數字表示方法有兩種：定點數表示法和浮點數表示方法。其中，對于浮點數盡管當前應用最為廣泛的是基于IEEE 754所設計的浮點數表示方法，Xilinx（忘記Altera中是否有對應的IP核）的IP核中也提供了相應的設計方法，但其表示方法缺乏FPGA設計應有的靈活性，而且資源消耗相對嚴重，因此可以根據應用的需要，設計好基于FPGA實現的自定義浮點數。 發表于：10/25/2022 ARM+FPGA架構有什么優勢？ 近年來，隨著中國新基建、中國制造2025的持續推進，單ARM處理器越來越難勝任工業現場的功能要求，特別是能源電力、工業控制、智慧醫療等行業通常需要ARM+FPGA架構的處理器平臺來實現特定的功能，例如多路/高速AD采集、多路網口、多路串口、多路/高速并行DI/DO、高速數據并行處理等。 發表于：10/25/2022 入門：數字硬件建模SystemVerilog篇OpenFPGA介紹 經過幾周的更新，SV核心部分用戶自定義類型和包內容已更新完畢，接下來就是RTL編程語句。 發表于：10/25/2022 入門：FPGA編程三大范例 現如今，即使軟件程序可自動轉換（或綜合）為硬件，但要實現可接受的結果質量 （QoR），仍需要額外工作（例如，重寫軟件）以幫助 HLS 工具實現期望的性能目標。為此，您需要了解正確編寫軟件的最佳實踐，以確保在 FPGA 器件上正常執行軟件。在接下來的幾個章節內，將著重探討如何首先識別部分宏觀級別架構最優化以明確程序結構，然后聚焦更細化的微觀級別架構最優化來實現性能目標。 發表于：10/25/2022 編程FPGA的軟件棧演進技術解析 在收購之前的2014年，Altera的19億美元收入中，有16%來自于與數據中心相關的計算、網絡和存儲業務，其總值達到3.04億美元。那些在這個領域深耕十幾二十年的通信和無線設備系統制造商想要有更高的能源效率，更低的成本和更高的擴展性，這些都是FPGA所擅長的領域。 發表于：10/24/2022 掃盲：復位信號如何影響FPGA資源利用率 在數字系統設計中，我們傳統上都認為，應該對所有的觸發器設置一個主復位，這樣將大大方便后續的測試工作。所以，在所有的程序中，我往往都在端口定義中使用同一個reset信號（其實好多時候根本就沒有用到）。所以，當看到文檔中提到，“不建議在FPGA設計中使用全局復位，或者說應該努力避免這種設計方式”時，許多設計人員（包括我）都會覺得非常難以理解，這種設計思想跟我們通常的認識是相沖突的！ 發表于：10/24/2022 教程：基于FPGA圖像處理的視頻流實時處理系統 本設計針對低照度高動態情況下，單幀圖像曝光不足導致的圖像噪聲大、色彩失準等問題，在傳統的 HDR 多幀融合（Frames Merging）方法上，采用層次化的圖像配準（Image Alignment）方案、自適應白平衡（White Balance）與色調映射（Tone Mapping）策略，在降低圖像噪聲、真實還原景物色彩的基礎上，極大 抑制了多幀融合時常見的運動偽影（MoTIon ArTIfact）現象。本設計采用 FPGA 進 行圖像處理加速后，可以實現視頻流的實時處理，視頻流經過攝像頭輸入后，由 FPGA 進行處理并以較低的時延經 HDMI 信號輸出。 發表于：10/24/2022 教程：基于FPGA的IDELAY2/ODELAY2 IO 靈活性是FPGA 最大的優點之一。如果我們設計的 PCB 信號走線不完美，IO的靈活性使我們能夠對齊進入設備的高速數據，幫助我們擺脫困境。 發表于：10/24/2022 ?…10111213141516171819…?
