| 充分利用IP以及拓撲規劃提高PCB設計效率 | |
| 所屬分類：技術論文 | |
| 上傳者：serena | |
| 標簽： IP PCB | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 本文探討的重點是PCB設計人員利用IP，并進一步采用拓撲規劃和布線工具來支持IP，快速完成整個PCB設計。從圖1可以看出，設計工程師的職責是通過布局少量必要元件、并在這些元件之間規劃關鍵互連路徑來獲取IP。一旦獲取到了IP，就可將這些IP信息提供給PCB設計人員，由他們完成剩余的設計。 圖1：設計工程師獲取IP，PCB設計人員進一步采用拓撲規劃和布線工具支持IP，快速完成整個PCB設計。 現在無需再通過設計工程師和PCB設計人員之間的交互和反復過程來獲取正確的設計意圖，設計工程師已經獲取這些信息，并且結果相當精確，這對PCB設計人員來說幫助很大。在很多設計中，設計工程師和PCB設計人員要進行交互式布局和布線，這會消耗雙方許多寶貴的時間。從以往的經歷來看交互操作是必要的，但很耗時間，且效率低下。設計工程師提供的最初規劃可能只是一個手工繪圖，沒有適當比例的元件、總線寬度或引腳輸出提示。 隨著PCB設計人員參與到設計中來，雖然采用拓撲規劃技術的工程師可以獲取某些元件的布局和互連，不過，這個設計可能還需要布局其它元件、獲取其它IO及總線結構和所有互連才能完成。 PCB設計人員需要采用拓撲規劃，并與經過布局的和尚未布局的元件進行交互，這樣做可以形成最佳的布局和交互規劃，從而提高PCB設計效率。 隨著關鍵區域和高密區域布局完成及拓撲規劃被獲取，布局可能先于最終拓撲規劃完成。因此，一些拓撲路徑可能必須與現有布局一起工作。雖然它們的優先級較低，但仍需要進行連接。因而一部分規劃圍繞布局后的元件產生了。此外，這一級規劃可能需要更多細節來為其它信號提供必要的優先級。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2