電子元件相關文章 兆易創新獲得ISO 26262 ASIL D流程認證 中國北京（2023年8月29日） —— 業界領先的半導體器件供應商兆易創新GigaDevice（股票代碼 603986）今日宣布，獲得由國際公認的測試、檢驗和認證機構通標標準技術服務有限公司（以下簡稱SGS）授予的ISO 26262:2018汽車功能安全最高等級ASIL D流程認證證書。這標志著兆易創新已經建立起完善的、符合汽車功能安全最高等級要求的產品軟硬件開發流程體系，印證了兆易創新高標準的車規級芯片研發實力，具備為頂級的汽車廠商所需的功能安全目標與要求提供匹配的產品和服務能力。 發表于：8/30/2023 清洗封裝產品面臨哪些挑戰？ 先進封裝工藝正朝著更高密度的方向迅速發展。不同于傳統的SMT表面貼裝，封裝技術如倒裝芯片、2.5D/3D TSV硅通孔、BGA植球、MEMS、QFN和晶圓級封裝等都有復雜的結構和微小的間隙，制造過程中產生的殘留物（如助焊劑、粉塵等）更難以去除。因此為了達到符合要求的清潔度，必須制定合適的清洗工藝。 發表于：8/29/2023 亞信新品亮相：AX88279探索2.5G以太網嶄新世界 亞信電子AX88279 USB 3.2轉2.5G以太網芯片解決方案，支持macOS、Windows 11/10/8.x、Linux/Android/Chrome OS及任天堂Switch等不同平臺內置的網絡驅動程序，透過這個免驅動安裝（ Driverless）的特點，可輕松地實現便利的即插即用（Plug and Play）連網功能。 發表于：8/29/2023 意法半導體量產PowerGaN器件，讓電源產品更小巧、更清涼、更節能 2023年8月3日，中國 -意法半導體宣布已開始量產能夠簡化高效功率轉換系統設計的增強模式PowerGaN HEMT（高電子遷移率晶體管）器件。STPOWER? GaN晶體管提高了墻插電源適配器、充電器、照明系統、工業電源、可再生能源發電、汽車電氣化等應用的性能。 發表于：8/29/2023 逐點半導體為真我GT5智能手機打造越級畫質體驗 中國上海，2023年8月28日——專業的視覺處理方案提供商逐點半導體攜手科技潮牌realme正式宣布，新發布的真我GT5智能手機搭載逐點半導體X7視覺處理器。通過集成該處理器先進的超低延時插幀、低功耗超分、全時HDR等技術，這款新機可為消費者在玩游戲和看視頻時提供更全面的畫質保證和更舒適的屏幕體驗。同時，作為逐點半導體IRX游戲體驗認證的首款真我手機，真我GT5智能手機的用戶還可在多款人氣手游上享受逐點半導體與真我帶來的符合游戲內容與手機性能特色的畫質調優，進一步增強游戲的畫面表現力。 發表于：8/29/2023 東芝開發出業界首款2200V雙碳化硅（SiC）MOSFET模塊 中國上海，2023年8月29日——東芝電子元件及存儲裝置株式會社（“東芝”）今日宣布，推出業界首款[1]2200V雙碳化硅（SiC）MOSFET模塊---“MG250YD2YMS3”。新模塊采用東芝第3代SiC MOSFET芯片，其漏極電流（DC）額定值為250A，適用于光伏發電系統和儲能系統等使用DC 1500V的應用。該產品于今日開始支持批量出貨。 發表于：8/29/2023 基于PG網絡的全流程優化在高性能CPU內核中的應用 隨著高性能計算芯片的集成度不斷提高以及工藝的進步， 金屬連線的寬度越來越窄，芯片電源網絡上電阻增加和高密度的邏輯門單元同時有邏輯翻轉動作時會在電源網絡上產生電壓降（IR Drop），導致芯片產生時序問題，甚至可能發生邏輯門的功能故障。 發表于：8/29/2023 比亞迪電子醞釀158億元大并購！ 8月28日，比亞迪發布公告稱，旗下比亞迪電子與捷普電路(新加坡)有限公司于8月26日簽署框架協議，將以約158億元(約為22億美元)現金收購捷普電路位于成都、無錫的產品生產制造業務，包括現有客戶的零部件生產制造業務。 發表于：8/29/2023 e絡盟現貨供應23000多款ADI產品 中國上海，2023年8月25日–安富利旗下全球電子元器件產品與解決方案分銷商e絡盟將持續擴大Analog Devices（ADI）的產品范圍，新增7000多款新品庫存，在售ADI產品總數達到23300多款。 發表于：8/25/2023 一種基于Quantus-reduce加速模擬仿真驗證分析的解決方案 隨著半導體技術的進步，芯片的設計規模不斷擴大，這使得電路設計需要考慮的寄生效應更加復雜，電路的后仿真工作也變得更加繁重。介紹了如何應用Cadence公司的寄生抽取工具Quantus進行post-layout寄生抽取，利用Quantus的Standalone Reduction （簡稱Qreduce）功能對后仿網表進行精簡，以達到縮減網表的規模，提高仿真速度的目的。Cadence的Qreduce功能是通過數學的運算，將RC網絡進行等效運算，以減少節點，從而達到縮減網表的規模，但同時保證了不會對精度造成比較大的損失。從后仿網表的縮減程度、仿真精度的影響、仿真速度以及內存消耗等方面進行論述，給出關鍵對比指標。 發表于：8/25/2023 使用Xcelium Machine Learning技術加速驗證覆蓋率收斂 隨著設計越來越復雜，受約束的隨機化驗證方法已成為驗證的主流方法。一般地，驗證激勵做到不違反spec描述條件下盡量隨機，這樣驗證能跑到的空間才更充分。但是，這給功能覆蓋率收斂帶來極大挑戰，為解決這一難題，Cadence率先推出了仿真器的機器學習功能——Xcelium Machine Learning，采用機器學習技術讓功能覆蓋率快速收斂，大大提高驗證仿真效率。介紹了Xcelium Machine Learning的使用流程，并給出在相同模擬（simulation）驗證環境下應用Machine Learning前后情況對比。最后Machine Learning在模擬（simulation）驗證中的應用前景進行了展望。 發表于：8/25/2023 基于Cadence Integrity 3D-IC的異構集成封裝系統級LVS檢查 隨著硅工藝尺寸發展到單納米水平，摩爾定律的延續越來越困難。2D Flip-Chip、2.5D、3D等異構集成的先進封裝解決方案將繼續滿足小型化、高性能、低成本的市場需求，成為延續摩爾定律的主要方向。但它也提出了新的挑戰，特別是對于系統級的LVS檢查。采用Cadence Integrity 3D-IC平臺工具，針對不同類型的先進封裝，進行了系統級LVS檢查驗證，充分驗證了該工具的有效性和實用性，保證了異構集成封裝系統解決方案的可靠性。 發表于：8/25/2023 Concurrent Multi-die Optimization物理實現方案的應用 隨著芯片制造工藝不斷接近物理極限，使用多die堆疊的3DIC Chiplets設計已經成為延續摩爾定律的最佳途徑之一。Integrity 3D-IC平臺將設計規劃、物理實現和系統分析統一集成于單個管理界面中，為3D設計提供了系統完善的解決方案。其中傳統的die-by-die流程在3D結構建立后分別對兩個die進行2D物理實現，同時工具也開發了多die協同（concurrent multidie）的物理實現流程，并行式進行多顆die的布局布線。此工作在實際項目中，使用Cadence Integrity 3D-IC 工具，針對性地建立concurrent multidie的流程，將兩顆die在同一個設計中實現并行擺放、3D結構單元（Hybrid Bonding bump）的位置優化、時鐘樹綜合和繞線。協同優化的3D物理實現方案相比于die-by-die方案在設計整體結果上有更好的表現。 發表于：8/25/2023 DDR5仿真精度研究及在內存升級中的應用 使用Cadence公司的SystemSI對DDR信號通道進行整體仿真，同時，借助一博科技自研的Interposer夾具進行測試，經過多次的仿真測試擬合，所介紹的DDR仿真測試方法可以達到較高的精度。隨著對內存帶寬的需求不斷提升，作為當前主流的DDR4局限性日益明顯，通過具體案例說明了DDR5信號完整性提升的具體技術，并通過仿真對比，展示了DDR5在內存升級過程中的優勢。 發表于：8/25/2023 英偉達Q2凈利潤同比暴增843%，AI芯片還能狂飆？ 據英偉達8月24日公布的財報，2023年第二季度，其實現營收135.07億美元，同比增長101%，環比增長88%；凈利潤61.88億美元，同比大增843%，環比增長203%。這也是英偉達首次在季度營收上超過英特爾（129億美元），迎來前所未有的歷史性時刻。 發表于：8/25/2023 ?…39404142434445464748…?
